System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本申请涉及电路,具体涉及一种时钟检测电路和芯片。
技术介绍
1、目前,具有时钟的芯片通常具有时钟校准功能,能对时钟源电路产生的输入时钟进行校准,进而控制输入时钟的时钟频率,例如锁相环模块能通过鉴相器比较相位来实现输入时钟和参考时钟之间的相位对齐,从而达到校准输入时钟的目的,然而,时钟校准的精度有限,当时钟源电路产生的输入时钟与参考时钟偏差较大时,时钟校准功能也不能有效地校准该输入时钟,因此,有必要提供一种时钟检测电路,提前检测时钟源电路产生的输入时钟。
技术实现思路
1、鉴于以上问题,本申请提供一种时钟检测电路和芯片,解决上述技术问题。
2、第一方面,本申请提供一种时钟检测电路,包括:
3、第一滤波模块,用于接收第一时钟,根据参考频率对所述第一时钟滤波输出第二信号,所述第一时钟的频率低于所述参考频率时,所述第二信号为时钟信号,所述第一时钟的频率高于所述参考频率时,所述第二信号为电平信号,所述第一参考频率为所述第一滤波模块的特征频率;
4、异或逻辑模块,用于接收所述第一时钟和所述第二信号,对所述第一时钟和所述第二信号进行异或逻辑运算输出第三信号;
5、第二滤波模块,用于接收所述第三信号,对所述第三信号滤波输出第四信号,所述第二信号为时钟信号时,所述第四信号为第一电平,所述第二信号为电平信号时,所述第四信号为第二电平。
6、在一些实施例中,所述第一滤波模块包括第一反相单元、第二反相单元、第一电容和第二电容;
7、所
8、所述第二反相单元的输入端连接于所述第一反相单元,输出端连接于所述第二电容和所述异或逻辑模块;
9、所述第一电容的第一端连接于所述第一反相单元,第二端用于接地;
10、所述第二电容的第一端连接于所述第二反相单元,第二端用于接地。
11、在一些实施例中,所述第二滤波模块包括第三反相单元、第四反相单元、第三电容和第四电容;
12、所述第三反相单元的输入端连接于所述异或逻辑模块,输出端分别连接于所述第三电容和所述第四反相单元;
13、所述第四反相单元的输入端连接于所述第三反相单元,输出端分别连接于所述第四电容和所述第二滤波模块;
14、所述第三电容的第一端连接于所述第三反相单元,第二端用于接地;
15、所述第四电容的第一端连接于所述第四反相单元,第二端用于接地。
16、在一些实施例中,本申请提供的时钟检测电路还包括:
17、第一分频模块,输入端用于接收所述第一时钟,输出端分别连接于所述第一滤波模块和所述异或逻辑模块以将所述第一时钟分频为占空比50%的时钟信号输出至所述第一滤波模块和所述异或逻辑模块。
18、在一些实施例中,本申请提供的时钟检测电路还包括:
19、第二分频模块,输入端连接于所述异或逻辑模块,输出端连接于所述第二滤波模块以将所述第三信号分频为占空比50%的时钟信号输出至所述异或逻辑模块。
20、在一些实施例中,本申请提供的时钟检测电路还包括:
21、第一缓冲模块,输入端连接于所述第一滤波模块,输出端连接于所述异或逻辑模块,用于将所述第二信号整形输出至所述异或逻辑模块。
22、在一些实施例中,本申请提供的时钟检测电路还包括:
23、第二缓冲模块,输入端连接于所述第二滤波模块,用于将所述第四信号输出。
24、在一些实施例中,本申请提供的时钟检测电路还包括:
25、第五反相单元,输入端连接于所述第二缓冲模块,用于将所述第二缓冲模块输出的所述第四信号反相输出。
26、在一些实施例中,本申请提供的时钟检测电路还包括:
27、电流偏置模块,连接于所述第一滤波模块和所述第二滤波模块,用于为所述第一滤波模块和所述第二滤波模块提供偏置电流。
28、第二方面,本申请还提供一种芯片,包括上述的第一方面的时钟检测电路。
29、本申请提供的时钟检测电路和芯片,该时钟检测电路用于检测时钟源电路产生的时钟信号,以时钟信号为第一时钟为例,第一时钟的频率低于第一参考频率时,第一滤波模块对第一时钟滤波输出的第二信号为时钟信号,异或逻辑模块对第一时钟和第二信号进行异或逻辑运算输出时钟频率高于第一时钟的第三信号,第二滤波模块对第三信号滤波输出第一电平,表示第一时钟的频率低于参考频率;反之,第一时钟的频率高于参考频率时,第一滤波模块对第一时钟滤波输出的第二信号为电平信号,异或逻辑模块对第一时钟和第二信号进行异或逻辑运算输出时钟频率与第一时钟相同的第三信号,第二滤波模块对第三信号滤波输出第二电平,表示第一时钟的频率高于参考频率。本申请提供的时钟检测电路,比较输入时钟频率和参考频率以输出不同的电平信号,如果输入时钟的频率大于电路设计的参考频率,输出高电平或低电平的一种,如果输入时钟的频率小于电路设计的参考频率,输出高电平或低电平的另一种,实现了对输入时钟进行检测。
30、本申请的这些方面或其他方面在以下实施例的描述中会更加简明易懂。
本文档来自技高网...【技术保护点】
1.一种时钟检测电路,其特征在于,包括:
2.如权利要求1所述的时钟检测电路,其特征在于,所述第一滤波模块包括第一反相单元、第二反相单元、第一电容和第二电容;
3.如权利要求1所述的时钟检测电路,其特征在于,所述第二滤波模块包括第三反相单元、第四反相单元、第三电容和第四电容;
4.如权利要求1所述的时钟检测电路,其特征在于,还包括:
5.如权利要求1所述的时钟检测电路,其特征在于,还包括:
6.如权利要求1所述的时钟检测电路,其特征在于,还包括:
7.如权利要求1所述的时钟检测电路,其特征在于,还包括:
8.如权利要求7所述的时钟检测电路,其特征在于,还包括:
9.如权利要求1所述的时钟检测电路,其特征在于,还包括:
10.一种芯片,其特征在于,包括上述权利要求1~9任一所述的时钟检测电路。
【技术特征摘要】
1.一种时钟检测电路,其特征在于,包括:
2.如权利要求1所述的时钟检测电路,其特征在于,所述第一滤波模块包括第一反相单元、第二反相单元、第一电容和第二电容;
3.如权利要求1所述的时钟检测电路,其特征在于,所述第二滤波模块包括第三反相单元、第四反相单元、第三电容和第四电容;
4.如权利要求1所述的时钟检测电路,其特征在于,还包括:
5.如权利要求1所述...
【专利技术属性】
技术研发人员:邵国强,刘贝贝,何文明,
申请(专利权)人:深圳市紫光同创电子有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。