【技术实现步骤摘要】
本申请涉及电子信息，特别涉及一种锁相环的锁定检测器、时钟管理电路及电子设备。
技术介绍
1、锁相环(phase locked loop，pll)是一种能够快速产生高频时钟信号的电路。
2、通常，锁相环pll需要一定时间来输出所需频率的时钟信号，该一定时间也被称为锁定时间。在锁定时间内，锁相环pll可以通过自身形成的反馈环路控制输出的信号与输入的信号的频率和相位均保持同步，同步基础上也可以认为锁相环pll处于正常的锁定状态。
3、但是，受工艺、电压、温度或噪声等参数的影响，会导致锁相环pll失锁，即无法可靠处于锁定状态。基于此，为了确保稳定产生时钟信号，亟需一种方式检测锁相环pll是否处于锁定状态。
技术实现思路
1、提供了一种锁相环的锁定检测器、时钟管理电路及电子设备，可以解决相关技术中亟需一种方式检测锁相环pll是否处于锁定状态的问题。所述技术方案如下：
2、一方面，提供了一种锁相环的锁定检测器，所述锁相环包括：鉴频鉴相器；所述锁定检测器包括：检测输入电路和检测输出电路；
3、所述检测输入电路分别与所述鉴频鉴相器和所述检测输出电路连接，所述检测输出电路还分别与参考时钟端、反馈时钟端和和检测输出端连接；
4、所述检测输入电路用于：接收所述鉴频鉴相器输出的第一输出信号和第二输出信号，并基于所述第一输出信号和所述第二输出信号向所述检测输出电路输出初始指示信号；
5、所述检测输出电路用于：在所述参考时钟端提供的参考时
6、可选地，所述检测输入电路用于：对所述第一输出信号和所述第二输出信号进行第一逻辑运算处理，以输出所述初始指示信号。
7、可选地，所述第一逻辑运算处理包括：或非运算处理。
8、可选地，所述检测输入电路包括：或非门；
9、所述或非门的输入端与所述鉴频鉴相器的输出端连接，所述或非门的输出端与所述检测输出电路连接。
10、可选地，所述检测输出电路包括：触发子电路和输出子电路；
11、所述触发子电路分别与所述检测输入电路、所述参考时钟端、所述反馈时钟端和所述输出子电路连接，所述输出子电路还与所述检测输出端连接；
12、所述触发子电路用于：在所述参考时钟信号的控制下，对所述初始指示信号进行采样得到第一采样信号，并在所述反馈时钟信号的控制下，对所述初始指示信号进行采样得到第二采样信号；
13、所述输出子电路用于：基于所述第一采样信号和所述第二采样信号输出所述目标指示信号。
14、可选地，所述触发子电路包括：第一触发单元和第二触发单元；
15、所述第一触发单元分别与所述检测输入电路、所述参考时钟端和所述输出子电路连接，所述第二触发单元分别与所述检测输入电路、所述反馈时钟端和所述输出子电路连接；
16、所述第一触发单元用于：在所述参考时钟信号的控制下，对所述初始指示信号进行采样得到所述第一采样信号；
17、所述第二触发单元用于：在所述反馈时钟信号的控制下，对所述初始指示信号进行采样得到所述第二采样信号。
18、可选地，所述第一触发单元包括：第一触发器；所述第二触发单元包括：第二触发器；
19、所述第一触发器的输入端与所述检测输入电路连接，所述第一触发器的时钟端与所述参考时钟端连接，所述第一触发器的输出端与所述输出子电路连接；
20、所述第二触发器的输入端与所述检测输入电路连接，所述第二触发器的时钟端与所述反馈时钟端连接，所述第二触发器的输出端与所述输出子电路连接。
21、可选地，所述输出子电路用于：对所述第一采样信号和所述第二采样信号进行第二逻辑运算处理，以输出所述目标指示信号。
22、可选地，所述第二逻辑运算处理包括：相与运算处理。
23、可选地，所述输出子电路包括：与门；
24、所述与门的输入端与所述触发子电路连接，所述与门的输出端与所述检测输出端连接。
25、可选地，所述鉴频鉴相器包括：延时器；所述锁定检测器还包括：延时电路；
26、所述延时电路分别与所述参考时钟端、所述反馈时钟端和和所述检测输出电路连接；
27、所述延时电路用于：将所述参考时钟信号延时处理后传输至所述检测输出电路，并将所述反馈时钟信号延时处理后传输至所述检测输出电路。
28、可选地，所述延时电路与所述延时器的结构相同。
29、另一方面，提供了一种时钟管理电路，所述时钟管理电路包括：锁相环，以及如上述一方面所述的锁相环的锁定检测器；
30、所述锁定检测器与所述锁相环连接，并用于检测所述锁相环是否处于锁定状态，所述锁相环用于管理接收到的时钟信号。
31、又一方面，提供了一种电子设备，所述电子设备包括：负载，以及如上述另一方面所述的时钟管理电路；
32、所述时钟管理电路与所述负载连接，并用于驱动所述负载工作。
33、可选地，所述负载包括：显示驱动器。
34、综上所述，本申请提供的技术方案带来的有益效果至少可以包括：
35、提供了一种锁相环的锁定检测器、时钟管理电路及电子设备。其中，该锁定检测器能够基于锁相环中鉴频鉴相器输出的两个输出信号，以及参考时钟端提供的参考时钟信号和反馈时钟端提供的反馈时钟信号，可靠检测锁相环是否处于锁定状态，并输出用于指示锁相环处于锁定状态或解锁状态的指示信号。
本文档来自技高网...【技术保护点】
1.一种锁相环的锁定检测器，其特征在于，所述锁相环包括：鉴频鉴相器；所述锁定检测器包括：检测输入电路和检测输出电路；
2.根据权利要求1所述的锁定检测器，其特征在于，所述检测输入电路用于：对所述第一输出信号和所述第二输出信号进行第一逻辑运算处理，以输出所述初始指示信号。
3.根据权利要求2所述的锁定检测器，其特征在于，所述第一逻辑运算处理包括：或非运算处理。
4.根据权利要求1至3任一所述的锁定检测器，其特征在于，所述检测输入电路包括：或非门；
5.根据权利要求1至3任一所述的锁定检测器，其特征在于，所述检测输出电路包括：触发子电路和输出子电路；
6.根据权利要求5所述的锁定检测器，其特征在于，所述触发子电路包括：第一触发单元和第二触发单元；
7.根据权利要求6所述的锁定检测器，其特征在于，所述第一触发单元包括：第一触发器；所述第二触发单元包括：第二触发器；
8.根据权利要求5所述的锁定检测器，其特征在于，所述输出子电路用于：对所述第一采样信号和所述第二采样信号进行第二逻辑运算处理，以输出所述目标
9.根据权利要求8所述的锁定检测器，其特征在于，所述第二逻辑运算处理包括：相与运算处理。
10.根据权利要求5所述的锁定检测器，其特征在于，所述输出子电路包括：与门；
11.根据权利要求1至3任一所述的锁定检测器，其特征在于，所述鉴频鉴相器包括：延时器；所述锁定检测器还包括：延时电路；
12.根据权利要求11所述的锁定检测器，其特征在于，所述延时电路与所述延时器的结构相同。
13.一种时钟管理电路，其特征在于，所述时钟管理电路包括：锁相环，以及如权利要求1至12任一所述的锁相环的锁定检测器；
14.一种电子设备，其特征在于，所述电子设备包括：负载，以及如权利要求13所述的时钟管理电路；
15.根据权利要求14所述的电子设备，其特征在于，所述负载包括：显示驱动器。
...【技术特征摘要】
1.一种锁相环的锁定检测器，其特征在于，所述锁相环包括：鉴频鉴相器；所述锁定检测器包括：检测输入电路和检测输出电路；
2.根据权利要求1所述的锁定检测器，其特征在于，所述检测输入电路用于：对所述第一输出信号和所述第二输出信号进行第一逻辑运算处理，以输出所述初始指示信号。
3.根据权利要求2所述的锁定检测器，其特征在于，所述第一逻辑运算处理包括：或非运算处理。
4.根据权利要求1至3任一所述的锁定检测器，其特征在于，所述检测输入电路包括：或非门；
5.根据权利要求1至3任一所述的锁定检测器，其特征在于，所述检测输出电路包括：触发子电路和输出子电路；
6.根据权利要求5所述的锁定检测器，其特征在于，所述触发子电路包括：第一触发单元和第二触发单元；
7.根据权利要求6所述的锁定检测器，其特征在于，所述第一触发单元包括：第一触发器；所述第二触发单元包括：第二触发器；
8.根据权利要求5所述的锁...
【专利技术属性】
技术研发人员：任用植，
申请(专利权)人：成都奕斯伟集成电路有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。