System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体器件制造技术_技高网

半导体器件制造技术

技术编号:43143980 阅读:12 留言:0更新日期:2024-10-29 17:46
本申请公开了一种半导体器件。该半导体器件包括:衬底;沟槽隔离结构,设置在衬底中,与至少一个有源区相邻设置;栅极堆叠结构,设置于衬底上并与沟槽隔离结构接触,栅极堆叠结构中的第一部分位于沟槽隔离结构上,栅极堆叠结构中的第二部分位于有源区上;第一栅极侧墙,设置在沟槽隔离结构上,且与栅极堆叠结构直接接触;其中,第一栅极侧墙的最低点高于第一部分的最低点。上述半导体器件可以有效地避免漏电流的产生,进而可以改善半导体器件的电性能,同时利用上述沟槽隔离结构和栅极堆叠结构,还可以提高半导体器件的结构稳定性,进而可以器件良率。

【技术实现步骤摘要】

本申请涉及半导体领域,具体而言,涉及一种半导体器件


技术介绍

1、随着技术进步,半导体器件的功能越来越系统化,电路设计也随之越来越复杂、密集。当前很多产品设计都需要通过沟槽隔离结构(sti)的互连层实现晶体管之间的连接,例如dram,sram等等。

2、虽然sti具有隔离特性,然而在半导体器件中sti的制造工艺中可能会引入蚀刻缺陷,这会造成半导体器件的漏电流产生。


技术实现思路

1、本申请提供一种半导体器件,以解决相关技术中半导体器件中沟槽隔离结构可能会产生漏电流的问题。

2、根据本申请的一个方面,提供了一种半导体器件,包括:衬底;沟槽隔离结构,设置在衬底中,与至少一个有源区相邻设置;栅极堆叠结构,设置于衬底上并与沟槽隔离结构接触,栅极堆叠结构中的第一部分位于沟槽隔离结构上,栅极堆叠结构中的第二部分位于有源区上;第一栅极侧墙,设置在沟槽隔离结构上,且与栅极堆叠结构直接接触;其中,第一栅极侧墙的最低点高于第一部分的最低点。

3、可选地,沟槽隔离结构包括依次堆叠的第一绝缘层和第二绝缘层,第二绝缘层具有凹陷部,部分栅极堆叠结构填充于凹陷部中。

4、可选地,凹陷部低于有源区的顶表面。

5、可选地,栅极堆叠结构包括层叠的栅介质层和栅极层,栅介质层位于有源区和栅极层之间,部分栅极层填充于凹陷部中。

6、可选地,沟槽隔离结构还包括:第三绝缘层,位于第一绝缘层与第二绝缘层之间,且第三绝缘层的最高点高于有源区的表面。

<p>7、可选地,沟槽隔离结构还包括:第三绝缘层,位于第一绝缘层与第二绝缘层之间,第三绝缘层在垂直方向具有两个不同高度的端部。

8、可选地,沟槽隔离结构还包括:第三绝缘层,位于第一绝缘层与第二绝缘层之间,部分第三绝缘层的顶部及侧壁直接接触栅极层。

9、可选地,沟槽隔离结构还包括:第三绝缘层,位于第一绝缘层与第二绝缘层之间,第三绝缘层的最高点高于栅极层的最低点。

10、可选地,半导体器件还包括第二栅极侧墙,第二栅极侧墙设置在有源区上,且直接接触栅极堆叠结构;第一栅极侧墙的底面高于第二栅极侧墙的底面。

11、可选地,半导体器件还包括第四绝缘层,部分第四绝缘层夹设在第一栅极侧墙与沟槽隔离结构之间,且分别与第一栅极侧墙和沟槽隔离结构直接接触。

12、可选地,位于第二绝缘层上的第一部分的最低点低于位于第一绝缘层上的第一部分的最低点;位于第三绝缘层上的第一部分的最低点高于位于第一绝缘层上的第一部分的最低点。

13、可选地,半导体器件还包括字线和导电插塞,导电插塞位于沟槽隔离结构上,并直接与字线接触。

14、可选地,半导体器件还包括字线,位于衬底内,且穿过多个有源区;位线,位于衬底上;其中,部分第四绝缘层位于字线与位线之间,且延伸至沟槽隔离结构上。

15、可选地,半导体器件还包括:半导体层,位于字线上方的衬底内的,并贯穿第四绝缘层。

16、可选地,半导体器件还包括位于字线上的覆盖层,位线一侧具有贯穿至覆盖层的开口,开口内依序填充有间隙壁和导电材料,间隙壁位于开口的侧壁上,并覆盖位线;导电材料底部与覆盖层接触。

17、可选地,半导体器件还包括:第五绝缘层,覆盖栅极堆叠结构与位线,且第五绝缘层的上表面具有阶梯区域,阶梯区域位于栅极堆叠结构和位线之间。

18、通过本申请,由于半导体器件中的栅极堆叠结构设置于衬底上并与沟槽隔离结构接触,栅极堆叠结构中的第一部分位于沟槽隔离结构上,且栅极堆叠结构中的第二部分位于有源区上,第一栅极侧墙设置在沟槽隔离结构上,且与栅极堆叠结构直接接触,且第一栅极侧墙的最低点高于第一部分的最低点,从而利用上述沟槽隔离结构和栅极堆叠结构,可以有效地避免漏电流的产生,进而可以改善半导体器件的电性能,同时利用上述沟槽隔离结构和栅极堆叠结构,还可以提高半导体器件的结构稳定性,进而可以器件良率。

本文档来自技高网
...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述沟槽隔离结构包括依次堆叠的第一绝缘层和第二绝缘层,所述第二绝缘层具有凹陷部,部分所述栅极堆叠结构填充于所述凹陷部中。

3.根据权利要求2所述的半导体器件,其特征在于,所述凹陷部低于所述有源区的顶表面。

4.根据权利要求2所述的半导体器件,其特征在于,所述栅极堆叠结构包括层叠的栅介质层和栅极层,所述栅介质层位于所述有源区和所述栅极层之间,部分所述栅极层填充于所述凹陷部中。

5.根据权利要求2所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

6.根据权利要求2所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

7.权利要求4所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

8.根据权利要求4所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

9.根据权利要求8所述的半导体器件,其特征在于,位于所述第二绝缘层上的第一部分的最低点低于位于所述第一绝缘层上的第一部分的最低点;位于所述第三绝缘层上的第一部分的最低点高于位于所述第一绝缘层上的第一部分的最低点。

10.根据权利要求1至9中任一项所述的半导体器件,其特征在于,还包括第二栅极侧墙,所述第二栅极侧墙设置在所述有源区上,且直接接触所述栅极堆叠结构;

11.根据权利要求1至9中任一项所述的半导体器件,其特征在于,还包括第四绝缘层,部分所述第四绝缘层夹设在所述第一栅极侧墙与所述沟槽隔离结构之间,且分别与第一栅极侧墙和所述沟槽隔离结构直接接触。

12.根据权利要求1至9中任一项所述的半导体器件,其特征在于,还包括字线和导电插塞,所述导电插塞位于所述沟槽隔离结构上,并直接与所述字线接触。

13.根据权利要求11所述的半导体器件,其特征在于,还包括:

14.根据权利要求13所述的半导体器件,其特征在于,还包括:

15.根据权利要求13所述的半导体器件,其特征在于,还包括位于所述字线上的覆盖层,所述位线的一侧具有贯穿至所述覆盖层的开口,所述开口内依序填充有间隙壁和导电材料,所述间隙壁位于所述开口的侧壁上,并覆盖所述位线;所述导电材料底部与所述覆盖层接触。

16.根据权利要求13所述的半导体器件,其特征在于,还包括:

...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述沟槽隔离结构包括依次堆叠的第一绝缘层和第二绝缘层,所述第二绝缘层具有凹陷部,部分所述栅极堆叠结构填充于所述凹陷部中。

3.根据权利要求2所述的半导体器件,其特征在于,所述凹陷部低于所述有源区的顶表面。

4.根据权利要求2所述的半导体器件,其特征在于,所述栅极堆叠结构包括层叠的栅介质层和栅极层,所述栅介质层位于所述有源区和所述栅极层之间,部分所述栅极层填充于所述凹陷部中。

5.根据权利要求2所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

6.根据权利要求2所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

7.权利要求4所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

8.根据权利要求4所述的半导体器件,其特征在于,所述沟槽隔离结构还包括:

9.根据权利要求8所述的半导体器件,其特征在于,位于所述第二绝缘层上的第一部分的最低点低于位于所述第一绝缘层上的第一部分的最低点;位于所述第三绝缘层上的第一部分的最低点高于位于所述...

【专利技术属性】
技术研发人员:冯立伟
申请(专利权)人:福建省晋华集成电路有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1