【技术实现步骤摘要】
本专利技术涉及数据处理领域，特别是涉及一种数据处理电路和方法。
技术介绍
1、并串信号转换电路是一种将并行信号转换成串行信号输出的电路，在serdes（serializer/deserializer，串行器/解串器）和其他的通信领域中有广泛的应用。目前常用的并串信号转换电路通常由以下两种结构：
2、一、输入串行结构，由多个d触发器和多个二选一选择器交错串联组成，各个二选一选择器分别接收并行信号中的一位数据以及上一个d触发器的q输出，基于时钟信号的控制将信号传输至下一个d触发器，由最末端的二选一选择器输出串行信号。这种结构虽然实现难度低，但是每个d触发器都需要以相同且较高的时钟频率工作，导致电路整体的功耗较高。
3、二、输入并行结构，同样由多个二选一选择器以及一个d触发器构成，二选一选择器分成多个层级，最前端的二选一选择器均分别接收并行信号中的两位数据，根据时钟电平来选择不同的数据输出给后端的二选一选择器，后端的二选一选择器再选择输出给更后端；由最后端的二选一选择器输出数据给d触发器，由d触发器输出串行信号。这种结构只有最前端的二选一选择器处在高时钟频率下工作，越后级的电路的时钟频率越低，但是，这种电路只能对位数为2的n次方的并行信号进行并串转换，其适用范围较小。
技术实现思路
1、本专利技术的目的是提供一种数据处理电路和方法，既减少了功耗，又扩展了适用范围，满足了更广泛的应用需求。
2、为解决上述技术问题，本申请提供了一种数据处理电路，包括：p>
3、数据转换模块、数据选择模块和第一数据输出模块；
4、所述数据转换模块，用于根据第一控制信号将接收到的x位并行数据转换为n组m位的串行数据，并输出至所述数据选择模块，其中，x为n的整数倍，n为大于1的整数；
5、所述数据选择模块，用于根据第二控制信号将所述n组m位的串行数据按照预设顺序输出至所述第一数据输出模块；
6、所述第一数据输出模块，用于根据第三控制信号，输出x位串行数据。
7、可选的，所述数据转换模块包括n 个数据转换子模块；
8、每个所述数据转换子模块，用于根据所述第一控制信号从x位所述并行数据中确定与自身对应的m位所述并行数据，并将与自身对应的m位所述并行数据转换为一组m位的串行数据，输出至所述数据选择模块。
9、可选的，所述数据转换子模块包括p个数据获取模块，所述p为不小于1不大于m的整数；
10、每个所述数据获取模块，用于根据所述第一控制信号从x位所述并行数据中提取与自身对应的一位所述并行数据并输出。
11、可选的，所述第一控制信号包括第一控制子信号和第二控制子信号，p个所述数据获取模块依次连接，所述数据获取模块包括：
12、数据获取子模块和第二数据输出模块，每个所述数据获取子模块与下一个所述数据获取模块中的第二数据输出模块连接；
13、数据获取子模块，用于根据所述第一控制子信号从x位所述并行数据中提取与自身对应的一组m位并行数据中的一位所述并行数据，并根据所述第二控制子信号将自身提取的一位所述并行数据、或下一个所述第二数据输出模块传输的下一个所述数据获取子模块提取的一位所述并行数据输出至所述第二数据输出模块；
14、第二数据输出模块，用于根据所述第二控制子信号将自身输入端的数据输出。
15、可选的，所述x为2的整数倍的自然数，所述数据转换模块包括第一数据转换子模块和第二数据转换子模块；
16、所述第一数据转换子模块，用于根据所述第一控制信号从x位所述并行数据中确定m个奇数位的并行数据，并将m个奇数位的并行数据转换为第一组m位串行数据，输出至所述数据选择模块；
17、所述第二数据转换子模块，用于根据所述第一控制信号从x位所述并行数据中确定m个偶数位的并行数据，并将m个偶数位的并行数据转换为第二组m位串行数据，输出至所述数据选择模块。
18、可选的，所述第一控制信号包括第一控制子信号和第二控制子信号，所述第一数据转换子模块包括：
19、m个依次连接的第一数据获取模块，与m个奇数位的并行数据一一对应；
20、每个所述第一数据获取模块，用于获取和自身对应的一个奇数位的并行数据，并在所述第一控制子信号满足第一条件时选中和自身对应的奇数位的并行数据，在所述第一控制子信号满足第二条件时，选中与自身连接的下一个所述第一数据获取模块传输的奇数位的并行数据，在所述第二控制信号子信号满足第三条件时将选中的数据输出。
21、可选的，所述第一控制信号包括第一控制子信号和第二控制子信号，所述第二数据转换子模块包括：
22、m个依次连接的第二数据获取模块，与m个偶数位的并行数据一一对应；
23、每个所述第二数据获取模块，用于获取和自身对应的一个偶数位的并行数据，并在所述第一控制子信号满足第一条件时选中和自身对应的偶数位的并行数据，在所述第一控制子信号满足第二条件时，选中与自身连接的下一个所述第二数据获取模块传输的偶数位的并行数据，在所述第二控制子信号满足第三条件时将选中的数据输出。
24、可选的，第一数据获取模块或第二数据获取模块包括：
25、选择器和第二数据输出模块；
26、所述第一数据获取模块中的选择器的两个输入端分别输入与自身对应的一个奇数位的并行数据、和与自身连接的下一个所述第一数据获取模块输出的一个奇数位的并行数据；所述第二数据获取模块中的选择器的两个输入端分别输入与自身对应的一个偶数位的并行数据、和与自身连接的下一个所述第一数据获取模块输出的一个偶数位的并行数据；
27、所述第一数据获取模块中的选择器，用于在所述第一控制子信号满足第一条件时，输出与自身对应的一个奇数位的并行数据至所述第二数据输出模块，在所述第一控制子信号满足第二条件时，输出与自身连接的下一个所述第一数据获取模块输出的一个奇数位的并行数据；
28、所述第二数据获取模块中的选择器，用于在所述第一控制子信号满足第一条件时，输出与自身对应的一个偶数位的并行数据至所述第二数据输出模块，在所述第一控制子信号满足第二条件时，输出与自身连接的下一个所述第一数据获取模块输出的一个偶数位的并行数据；
29、所述第二数据输出模块，用于在所述第二控制子信号满足第三条件时将自身输入端的数据输出。
30、可选的，所述数据选择模块具体用于在所述第二控制信号满足第四条件时输出一个奇数位数据至所述第一数据输出电路，在所述第二控制信号满足第五条件时，输出一个偶数位数据至所述第一数据输出电路。
31、为解决上述技术问题，本申请还提供了一种数据处理方法，包括：
32、接收x位并行数据；
33、根据第一控制信号将所述x位并行数据转换为n组m位的串行数据；
34、根据第二控制信号将n组m位的串行数据按照预设顺序输出；
35、根据本文档来自技高网...
【技术保护点】
1.一种数据处理电路，其特征在于，包括：
2.如权利要求1所述的数据处理电路，其特征在于，所述数据转换模块包括N 个数据转换子模块；
3.如权利要求2所述的数据处理电路，其特征在于，所述数据转换子模块包括P个数据获取模块，所述P为不小于1不大于M的整数；
4.如权利要求3所述的数据处理电路，其特征在于，所述第一控制信号包括第一控制子信号和第二控制子信号，P个所述数据获取模块依次连接，所述数据获取模块包括：
5.如权利要求2所述的数据处理电路，其特征在于，所述X为2的整数倍的自然数，所述数据转换模块包括第一数据转换子模块和第二数据转换子模块；
6.如权利要求5所述的数据处理电路，其特征在于，所述第一控制信号包括第一控制子信号和第二控制子信号，所述第一数据转换子模块包括：
7.如权利要求5所述的数据处理电路，其特征在于，所述第一控制信号包括第一控制子信号和第二控制子信号，所述第二数据转换子模块包括：
8.如权利要求7所述的数据处理电路，其特征在于，第一数据获取模块或第二数据获取模块包括：
10.一种数据处理方法，其特征在于，包括：
...【技术特征摘要】
1.一种数据处理电路，其特征在于，包括：
2.如权利要求1所述的数据处理电路，其特征在于，所述数据转换模块包括n 个数据转换子模块；
3.如权利要求2所述的数据处理电路，其特征在于，所述数据转换子模块包括p个数据获取模块，所述p为不小于1不大于m的整数；
4.如权利要求3所述的数据处理电路，其特征在于，所述第一控制信号包括第一控制子信号和第二控制子信号，p个所述数据获取模块依次连接，所述数据获取模块包括：
5.如权利要求2所述的数据处理电路，其特征在于，所述x为2的整数倍的自然数，所述数据转换模块包括第一数据转换子模块和第二数据转换子模块；
6.如权利要求5所述的数据处理...
【专利技术属性】
技术研发人员：陈婷，刘洁，严冬梅，张渝升，
申请(专利权)人：湖南国科微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。