【技术实现步骤摘要】
本专利技术涉及半导体，特别涉及一种改善power mosfet split gate产品漏电的方法及sgt power mosfet。
技术介绍
1、power mos在集成电路中通常被用作开关器件，研发时由于poly1 hdp boe酸过快蚀刻ipo profile，使得ipo profile损坏严重，制备得到的产品的产能和竞争力都较低。
2、现有的反应步骤为第一多晶硅膜层高密度等离子体沉积+第一多晶硅膜层高密度等离子体沉积平坦化+第一多晶硅膜层氧浸光刻+boe酸浸+gox，导致第一多晶硅膜层高密度等离子体沉积中boe酸过快蚀刻ipo profile，使得ipo profile损坏严重，从而影响watigss的表现。
3、有鉴于此，应当对现有技术进行改进，以解决现有技术中存在的上述技术问题。
技术实现思路
1、为了解决现有的技术问题，本专利技术提出了一种改善power mosfet split gate产品漏电的方法及sgt power mosfet，在原有的反应步骤中增加了boe酸预浸和线性氧化，这样对于反应步骤的调整可以有效改善第一多晶硅膜层氧浸光刻过程的光阻黏附性，避免boe酸过快蚀刻ipo profile，从而改善wat igss，提升power mosfet器件的整体性能，使其能够应用到更多产品中。
2、根据本专利技术的一个方面，提供一种改善power mosfet split gate产品漏电的方法，其包括以下步骤：
3
4、s2、在所述沟槽内进行高密度等离子体多晶硅沉积；
5、s3、将步骤s2中得到的产品进行平坦化处理；
6、s4、对步骤s3得到的产品进行boe酸预浸；
7、s5、对步骤s4得到的产品沉积线形氧化层；
8、s6、将步骤s5得到的产品进行氧化物浸渍光刻；
9、s7、对步骤s6得到的产品进行boe酸浸渍；
10、s8、将步骤s7中得到的产品沉积gox氧化层。
11、根据本专利技术的一个实施例，所述多晶硅沉积采用化学气相沉积法形成。
12、根据本专利技术的一个实施例，所述平坦化处理采用化学机械抛光法进行处理。
13、根据本专利技术的一个实施例，所述半导体基底由硅、锗或碳化硅材料制成。
14、根据本专利技术的一个实施例，所述多晶硅包括掺杂的多晶硅。
15、根据本专利技术的一个实施例，所述沉积完的gox氧化层的厚度是
16、根据本专利技术的一个实施例，所述多晶硅沉积包括在沟槽的底部、侧壁和外延表面进行多晶硅沉积。
17、根据本专利技术的一个实施例，所述沟槽的宽度是1～1.1um和深度是0.9～1.1um。
18、根据本专利技术的一个实施例，所述boe酸预浸的反应条件为20:1的boe酸浸入85s～90s，所述沉积线形氧化层的反应条件为920～950c度干氧氧化。
19、根据本专利技术的另一个方面，提出一种sgt power mosfet，其采用以上任意一项所述的改善power mosfet split gate产品漏电的方法制成。
20、由于采用以上技术方案，本专利技术与现有技术相比具有如下优点：在平坦化步骤之后新增了boe酸预浸和线形氧化，通过本申请的反应步骤生成的新型产品相比于传统产品而言，可有效改善第一多晶硅膜层氧浸光刻过程的光阻黏附性，避免boe酸过快蚀刻ipoprofile，从而改善wat igss，进而使产品质量得到提升。
本文档来自技高网...【技术保护点】
1.一种改善Power MOSFET Split Gate产品漏电的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述多晶硅沉积采用化学气相沉积法形成。
3.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述平坦化处理采用化学机械抛光法进行处理。
4.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述半导体基底由硅、锗或碳化硅材料制成。
5.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述多晶硅包括掺杂的多晶硅。
6.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述沉积完的GOX氧化层的厚度是
7.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述多晶硅沉积包括
8.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述沟槽的宽度是1～1.1um和深度是0.9～1.1um。
9.根据权利要求1所述的改善Power MOSFET Split Gate产品漏电的方法，其特征在于，所述BOE酸预浸的反应条件为20:1的BOE酸浸入85s～90s，所述沉积线形氧化层的反应条件为920～950℃干氧氧化。
10.一种SGT Power MOSFET，其特征在于，采用权利要求1-9任意一项所述的方法制成。
...【技术特征摘要】
1.一种改善power mosfet split gate产品漏电的方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的改善power mosfet split gate产品漏电的方法，其特征在于，所述多晶硅沉积采用化学气相沉积法形成。
3.根据权利要求1所述的改善power mosfet split gate产品漏电的方法，其特征在于，所述平坦化处理采用化学机械抛光法进行处理。
4.根据权利要求1所述的改善power mosfet split gate产品漏电的方法，其特征在于，所述半导体基底由硅、锗或碳化硅材料制成。
5.根据权利要求1所述的改善power mosfet split gate产品漏电的方法，其特征在于，所述多晶硅包括掺杂的多晶硅。
6.根据权利要求1所述的改善power mosfet s...
【专利技术属性】
技术研发人员：郑远程，石新欢，吴栋华，
申请(专利权)人：和舰芯片制造苏州股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。