【技术实现步骤摘要】
本专利技术属于半导体器件，特别涉及一种基于无结结构的双沟槽型sic功率mosfet。
技术介绍
1、sic mosfet功率器件因其良好的电特性、击穿特性、热可靠性，得到了广泛的应用。但随着工作环境的严苛，sic mosfet在电气特性和开关性能方面仍需要进一步改进。现有改进方案典型如l型结构、沟槽栅、浮岛和超结等，可以改善器件的电特性和击穿特性。但是，这些方案仍存在如下问题：
2、1.在大功率电路的应用中，导通电阻和击穿电压之间的权衡十分重要，需要找到一种新的结构改善两者的关系，在保证击穿特性不变的情况下进一步降低导通电阻。
3、2.许多改善导通特性的方法都增加了工艺制造的难度。
4、其中，sic沟槽型mos(umos)由于其导通电阻低、高耐压、开关速度高等优势，广泛应用于大功率电路中。umos是基于槽栅工艺开发出的一种功率半导体器件，由于消除了vdmos结构中的jfet区，这为功率mos提供了降低内部阻抗的机会，使导通电阻更接近于理想值；相对于横向器件，其单元尺寸小，所以元胞密度更大，电流密度也就更大，在节省芯片面积的同时还能产生大的电流驱动，而且易形成亚微米沟道。但在大功率电路中，最主要的问题是击穿电压和导通电阻，然而sic umos在电特性和击穿特性方面还需要进一步改进。
技术实现思路
1、为了克服上述现有技术的缺点，本专利技术的目的在于提供一种基于无结结构的双沟槽型sic功率mosfet，以期在不影响击穿的情况下，进一步降低导通电阻和导
2、为了实现上述目的，本专利技术采用的技术方案是：
3、一种基于无结结构的双沟槽型sic功率mosfet，包括衬底和漂移区，所述漂移区远离衬底的一侧有第一源极金属、第一源区、栅氧化层、第二源区和第二源极金属，栅极设置在栅氧化层，第一源区和第二源区设置在栅氧化层的两侧，所述第一源区和第二源区均为n+源区，在所述第一源极金属和第一源区靠近所述漂移区的一侧布置第一n基区，在所述第二源极金属和第二源区靠近所述漂移区的一侧布置第二n基区，所述第一n基区与所述漂移区之间以第一氧化物埋层隔开，所述第二n基区与所述漂移区之间以第二氧化物埋层隔开，且所述第一氧化物埋层和所述第二氧化物埋层均在靠近栅氧化层的一侧开槽，保证电流能够在正向偏置的情况下顺利流通。
4、在一个实施例中，所述衬底的掺杂浓度为1×1020～1.5×1020cm-3；漂移区的掺杂浓度为5×1015～8×1015cm-3，所述第一源区和第二源区的掺杂浓度为1×1020～1.5×1020cm-3，所述第一n基区和第二n基区的掺杂浓度均为8.2×1015～1×1016cm-3。
5、在一个实施例中，器件的整体宽度为3.1～4μm，长度为7.5～10μm，所述漂移区的厚度为5.9～7.87μm，所述第一源极金属和第二源极金属的沟槽深度为1～1.34μm，
6、在一个实施例中，所述第一氧化物埋层和第二氧化物埋层的材料与栅氧化层的材料相同。
7、在一个实施例中，所述第一氧化物埋层、第二氧化物埋层和栅氧化层的材料均为sio2。
8、在一个实施例中，所述第一氧化物埋层和第二氧化物埋层形状相同，均由依次相连的第一枝节、第二枝节和第三枝节组成，其中第一枝节和第三枝节为横向，第二枝节为纵向，所述纵向，为衬底指向漂移区的方向，所述横向与纵向垂直，为第一源区指向第二源区属的方向；所述第一枝节靠近栅氧化层，其一端与第二枝节相连，另一端与栅氧化层之间具有间隔，该间隔即所开的槽；所述第一枝节与衬底的距离大于第三枝节与衬底的距离。
9、在一个实施例中，所述第三枝节与栅极沟槽共同承受电压。
10、在一个实施例中，所述第一枝节在靠近衬底的一侧的长度t3为0.2659μm，远离衬底的一侧的长度t1为0.78μm，第一枝节的宽度也即开槽形成的沟道区域长度t2为0.21μm，第一枝节与栅氧化层的间距也即开槽形成的沟道区域宽度t4为0.03μm。
11、在一个实施例中，所述t4越小，对电流的导通路径限制越大，导通时的电流越小，击穿电压越大。
12、与现有技术相比，本专利技术的有益效果是：
13、1.与现有的改进方法相比，本专利技术将umos结构与无结结构结合，改进了双沟槽sicmosfet，在不影响击穿的情况下，进一步降低了导通电阻和导通损耗，电流驱动能力更强。
14、2.由于本专利技术采用了无结结构，相比于内部存在pn结的器件，在相同的浓度下，n基区可以实现比p基区更低的电子势垒，电子可以更容易跨过势垒导电，所以阈值电压更低。因此，本专利技术改善了导通特性，降低了阈值电压，器件栅控能力更强。
15、3.本专利技术引入的无结结构，不会增加工艺上的制造难度。
本文档来自技高网...【技术保护点】
1.一种基于无结结构的双沟槽型SiC功率MOSFET，包括衬底和漂移区，所述漂移区远离衬底的一侧有第一源极金属、第一源区、栅氧化层、第二源区和第二源极金属，栅极设置在栅氧化层，第一源区和第二源区设置在栅氧化层的两侧，其特征在于，所述第一源区和第二源区均为n+源区，在所述第一源极金属和第一源区靠近所述漂移区的一侧布置第一N基区，在所述第二源极金属和第二源区靠近所述漂移区的一侧布置第二N基区，所述第一N基区与所述漂移区之间以第一氧化物埋层隔开，所述第二N基区与所述漂移区之间以第二氧化物埋层隔开，且所述第一氧化物埋层和所述第二氧化物埋层均在靠近栅氧化层的一侧开槽，保证电流能够在正向偏置的情况下顺利流通。
2.根据权利要求1所述基于无结结构的双沟槽型SiC功率MOSFET，其特征在于，所述衬底的掺杂浓度为1×1020～1.5×1020cm-3；漂移区的掺杂浓度为5×1015～8×1015cm-3，所述n+源区的掺杂浓度为1×1020～1.5×1020cm-3，所述第一N基区和第二N基区的掺杂浓度均为8.2×1015～1×1016cm-3。
3.根据权利要求1所述基
4.根据权利要求1所述基于无结结构的双沟槽型SiC功率MOSFET，其特征在于，所述第一氧化物埋层和第二氧化物埋层的材料与栅氧化层的材料相同。
5.根据权利要求4所述基于无结结构的双沟槽型SiC功率MOSFET，其特征在于，所述第一氧化物埋层、第二氧化物埋层和栅氧化层的材料均为SiO2。
6.根据权利要求1或4或5所述基于无结结构的双沟槽型SiC功率MOSFET，其特征在于，所述第一氧化物埋层和第二氧化物埋层形状相同，均由依次相连的第一枝节、第二枝节和第三枝节组成，其中第一枝节和第三枝节为横向，第二枝节为纵向，所述纵向，为衬底指向漂移区的方向，所述横向与纵向垂直，为第一源区指向第二源区属的方向；所述第一枝节靠近栅氧化层，其一端与第二枝节相连，另一端与栅氧化层之间具有间隔，该间隔即所开的槽；所述第一枝节与衬底的距离大于第三枝节与衬底的距离。
7.根据权利要求6所述基于无结结构的双沟槽型SiC功率MOSFET，其特征在于，所述第三枝节与栅极沟槽共同承受电压。
8.根据权利要求6所述基于无结结构的双沟槽型SiC功率MOSFET，其特征在于，所述第一枝节在靠近衬底的一侧的长度T3为0.2659μm，远离衬底的一侧的长度T1为0.78μm，第一枝节的宽度也即开槽形成的沟道区域长度T2为0.21μm，第一枝节与栅氧化层的间距也即开槽形成的沟道区域宽度T4为0.03μm。
9.根据权利要求7所述基于无结结构的双沟槽型SiC功率MOSFET，其特征在于，所述T4越小，对电流的导通路径限制越大，导通时的电流越小，击穿电压越大。
...【技术特征摘要】
1.一种基于无结结构的双沟槽型sic功率mosfet，包括衬底和漂移区，所述漂移区远离衬底的一侧有第一源极金属、第一源区、栅氧化层、第二源区和第二源极金属，栅极设置在栅氧化层，第一源区和第二源区设置在栅氧化层的两侧，其特征在于，所述第一源区和第二源区均为n+源区，在所述第一源极金属和第一源区靠近所述漂移区的一侧布置第一n基区，在所述第二源极金属和第二源区靠近所述漂移区的一侧布置第二n基区，所述第一n基区与所述漂移区之间以第一氧化物埋层隔开，所述第二n基区与所述漂移区之间以第二氧化物埋层隔开，且所述第一氧化物埋层和所述第二氧化物埋层均在靠近栅氧化层的一侧开槽，保证电流能够在正向偏置的情况下顺利流通。
2.根据权利要求1所述基于无结结构的双沟槽型sic功率mosfet，其特征在于，所述衬底的掺杂浓度为1×1020～1.5×1020cm-3；漂移区的掺杂浓度为5×1015～8×1015cm-3，所述n+源区的掺杂浓度为1×1020～1.5×1020cm-3，所述第一n基区和第二n基区的掺杂浓度均为8.2×1015～1×1016cm-3。
3.根据权利要求1所述基于无结结构的双沟槽型sic功率mosfet，其特征在于，器件的整体宽度为3.1～4μm，长度为7.5～10μm，所述漂移区的厚度为5.9～7.87μm，所述第一源极金属和第二源极金属的沟槽深度为1～1.34μm。
4.根据权利要求1所述基于无结结构的双沟槽型sic功率mosfet，其特征在于，所述第...
【专利技术属性】
技术研发人员：师毅恒，刘莉，曾凯，李刚朋，郭靖祺，
申请(专利权)人：西安电子科技大学广州研究院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。