一种降低导通电阻的碳化硅LDMOS制造技术

技术编号:43094913 阅读:6 留言:0更新日期:2024-10-26 09:41
本技术提供了一种降低导通电阻的碳化硅LDMOS,包括:缓冲层下侧面连接至碳化硅衬底上侧面;体区上设有栅沟槽,体区下侧面连接至所述缓冲层上侧面,所述体区上设有源区;所述栅沟槽内设有氧化物层,所述氧化物层底部连接至所述缓冲层;超结区,所述超结区下侧面连接至所述缓冲层上侧面,所述超结区一侧面连接至所述体区一侧面以及源区一侧面,所述超结区上设有漏区;栅极,所述栅极设于所述氧化物层内;源极,所述源极连接至所述源区;以及,漏极,所述漏极连接至所述漏区,对超结LDMOS结构引入沟槽栅,导电沟道由表面转为体内,在通过超结结构保持高击穿电压的同时降低导通电阻,优化器件的导通特性。

【技术实现步骤摘要】

本技术涉及一种降低导通电阻的碳化硅ldmos。


技术介绍

1、碳化硅(sic)材料作为宽禁带半导体,在集成电路器件设计方面日益受到关注与研究。以其为材料制作的功率mosfet具有输入阻抗高、温度特性好、耐压能力强、频率特性优、开关速度快的优点,被广泛应用于各个领域。

2、在sic ldmosfet中,器件的耐压能力和导通能力往往是此消彼长的,通常器件的耐压能力越强,导通电阻越小。提高耐压能力往往会导致器件开启时需要导通的电阻增加,从而影响器件的导通能力。本文提出了一种降低特征导通电阻的超结ldmos结构,可以在维持器件击穿电压的情况下降低器件的特征导通电阻,提高器件的导通能力。

3、在一份技术,申请号201310421765.8,技术名称为一种横向高压超结功率半导体器件,该技术是在超结区下方增加电荷补偿层能够优化器件击穿电压,但是其导通电阻依旧较大,导通特性依旧需要进一步的优化。


技术实现思路

1、本技术要解决的技术问题,在于提供一种降低导通电阻的碳化硅ldmos,对超结ldmos结构引入沟槽栅,导电沟道由表面转为体内,在通过超结结构保持高击穿电压的同时降低导通电阻,优化器件的导通特性。

2、本技术是这样实现的:一种降低导通电阻的碳化硅ldmos,包括:

3、碳化硅衬底,

4、缓冲层,所述缓冲层下侧面连接至所述碳化硅衬底上侧面;

5、体区,所述体区上设有栅沟槽,所述体区下侧面连接至所述缓冲层上侧面,所述体区上设有源区;所述栅沟槽内设有氧化物层,所述氧化物层底部连接至所述缓冲层;

6、超结区,所述超结区下侧面连接至所述缓冲层上侧面,所述超结区一侧面连接至所述体区一侧面以及源区一侧面,所述超结区上设有漏区;

7、栅极,所述栅极设于所述氧化物层内;

8、源极,所述源极连接至所述源区;

9、以及,漏极,所述漏极连接至所述漏区。

10、进一步地,所述体区上设有两个栅沟槽,两个所述栅沟槽内均设有氧化物层。

11、进一步地,所述源区包括从左往右依次排列的第一p型源区、第一n型源区、第二n型源区、第二p型源区、第三n型源区、第四n型源区以及第三p型源区;一个所述栅沟槽设于所述第一n型源区与第二n型源区之间,另一个所述栅沟槽设于所述第三n型源区和第四n型源区之间。

12、进一步地,所述缓冲层上设有凹槽,所述凹槽与所述栅沟槽对应,所述氧化物层底部设于所述凹槽内。

13、进一步地,所述凹槽的深度为缓冲层总厚度的五分之一至三分之一。

14、进一步地,超结区包括第一n柱、第二n柱、第一p柱以及第二p柱,所述第一n柱、第一p柱、第二n柱以及第二p柱依次连接,所述第一n柱的一端部、第一p柱的一端部、第二n柱的一端部以及第二p柱的一端部均连接至所述体区一侧面以及源区一侧面,所述漏区设于所述第一n柱的另一端部、第一p柱的另一端部、第二n柱的另一端部以及第二p柱的另一端。

15、本技术的优点在于:

16、本技术一种降低导通电阻的碳化硅ldmos,由于存在沟槽栅,比普通sic超结ldmos导通电阻小很多;其导电通道由水平方向转为垂直方向,沟道电流产生与器件内部,增大了器件的有效利用面积,降低了器件的导通电阻;具有沟槽栅增加沟道电流密度,同时栅极对于沟道的控制能力更强,有利于优化器件的开关能力;在超结区下设置n型缓冲层,通过电荷补偿消除衬底辅助耗尽效应,优化器件的耐压能力。

17、本技术的碳化硅ldmos能在相同横向面积大小、不降低击穿电压的条件下提高器件的导通能力,降低特征导通电阻,对于超结ldmos的器件性能提升很有好处。

本文档来自技高网...

【技术保护点】

1.一种降低导通电阻的碳化硅LDMOS,其特征在于,包括:

2.如权利要求1所述的一种降低导通电阻的碳化硅LDMOS,其特征在于,所述体区上设有两个栅沟槽,两个所述栅沟槽内均设有氧化物层。

3.如权利要求2所述的一种降低导通电阻的碳化硅LDMOS,其特征在于,所述源区包括从左往右依次排列的第一P型源区、第一N型源区、第二N型源区、第二P型源区、第三N型源区、第四N型源区以及第三P型源区;一个所述栅沟槽设于所述第一N型源区与第二N型源区之间,另一个所述栅沟槽设于所述第三N型源区和第四N型源区之间。

4.如权利要求1所述的一种降低导通电阻的碳化硅LDMOS,其特征在于,所述缓冲层上设有凹槽,所述凹槽与所述栅沟槽对应,所述氧化物层底部设于所述凹槽内。

5.如权利要求4所述的一种降低导通电阻的碳化硅LDMOS,其特征在于,所述凹槽的深度为缓冲层总厚度的五分之一至三分之一。

6.如权利要求1所述的一种降低导通电阻的碳化硅LDMOS,其特征在于,超结区包括第一N柱、第二N柱、第一P柱以及第二P柱,所述第一N柱、第一P柱、第二N柱以及第二P柱依次连接,所述第一N柱的一端部、第一P柱的一端部、第二N柱的一端部以及第二P柱的一端部均连接至所述体区一侧面以及源区一侧面,所述漏区设于所述第一N柱的另一端部、第一P柱的另一端部、第二N柱的另一端部以及第二P柱的另一端。

...

【技术特征摘要】

1.一种降低导通电阻的碳化硅ldmos,其特征在于,包括:

2.如权利要求1所述的一种降低导通电阻的碳化硅ldmos,其特征在于,所述体区上设有两个栅沟槽,两个所述栅沟槽内均设有氧化物层。

3.如权利要求2所述的一种降低导通电阻的碳化硅ldmos,其特征在于,所述源区包括从左往右依次排列的第一p型源区、第一n型源区、第二n型源区、第二p型源区、第三n型源区、第四n型源区以及第三p型源区;一个所述栅沟槽设于所述第一n型源区与第二n型源区之间,另一个所述栅沟槽设于所述第三n型源区和第四n型源区之间。

4.如权利要求1所述的一种降低导通电阻的碳化硅ldmos,其特征在于,所述...

【专利技术属性】
技术研发人员:周海何佳单体玮
申请(专利权)人:浏阳泰科天润半导体技术有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1