【技术实现步骤摘要】
本专利技术实施例涉及半导体，特别涉及一种存储器及其操作方法、存储器系统。
技术介绍
1、数据总线反转(dbi，data bus inversion)技术为一种低功耗传输技术，使用该技术在存储数据时，需要传输实际数据以及用于表征实际数据在传输时是否进行了反转的dbi数据。
2、相关技术中，存储器在利用dbi技术传输数据时，不兼容dbi数据的传输和/或存储，例如，需要设置额外的存储空间，存储器制造成本高。
技术实现思路
1、为解决相关技术问题，本专利技术实施例提出一种存储器及其操作方法、存储器系统。
2、本专利技术实施例提供一种存储器，包括：第一存储面、第二存储面及与所述第一存储面、第二存储面均连接的面数据总线；其中，
3、所述面数据总线用于接收输入数据；
4、所述第一存储面用于存储所述输入数据中的第一数据；所述第二存储面用于存储所述输入数据中的第二数据；所述第二数据用于表征所述第一数据在传输前是否进行了反转操作。
5、上述方案中，所述第一数据包括m个数据位；所述第二数据包括1个数据位；所述输入数据为m+1个数据位；所述m为8的整数倍。
6、上述方案中，所述存储器还包括：设置在所述第一存储面与所述面数据总线之间的第一面存储总线传输控制模块，以及设置在所述第二存储面与所述面数据总线之间的第二面存储总线传输控制模块；其中，
7、响应于第一指令，通过所述第一面存储总线传输控制模块向所述第一存储面中写入所述第一
8、响应于第二指令，通过所述第一面存储总线传输控制模块从所述第一存储面中读取所述第一数据，并通过所述第二面存储总线传输控制模块从所述第二存储面中读取所述第二数据。
9、上述方案中，所述第二面存储总线传输控制模块包括：第一写入数据接口、第二写入数据接口、第一选择器、第一读取数据接口、第二读取数据接口以及第二选择器；其中，
10、第一选择器的输入端与所述第一写入数据接口及第二写入数据接口连接，输出端与所述第二存储面连接；
11、第二选择器的输入端与所述第二存储面连接，输出端与第一读取数据接口及第二读取数据接口连接。
12、上述方案中，所述第二面存储总线传输控制模块具体用于：
13、响应于所述第一指令，通过所述第一选择器、第二写入数据接口将n个第二数据写入至所述第二存储面中；所述第一选择器输出端输出的m*n个数据位中指定的n个数据位上的n个数据对应所述n个第二数据；所述n为正整数；
14、响应于所述第二指令，通过所述第二选择器、第二读取数据接口从所述第二存储面中读取n个第二数据；所述第二选择器输出端输出的n个数据位上的n个数据对应所述n个第二数据。
15、上述方案中，所述第二面存储总线传输控制模块还包括：第一接口数据总线、第二接口数据总线及第三接口数据总线；其中，
16、所述第一写入数据接口通过所述第一接口数据总线与所述第一选择器的输入端连接；
17、所述第二写入数据接口通过所述第二接口数据总线与所述第一选择器的输入端连接；
18、所述第二存储面通过所述第三接口数据总线与所述第一选择器的输出端连接。
19、上述方案中，所述第一面存储总线传输控制模块包括：第三写入数据接口、第四写入数据接口、第三选择器、第三读取数据接口、第四读取数据接口以及第四选择器；其中，
20、第三选择器的输入端与所述第三写入数据接口及第四写入数据接口连接，输出端与所述第一存储面连接；
21、第四选择器的输入端与所述第一存储面连接，输出端与第三读取数据接口及第四读取数据接口连接。
22、上述方案中，所述第一面存储总线传输控制模块具体用于：
23、响应于所述第一指令，通过所述第三选择器、第三写入数据接口将n个第一数据写入所述第一存储面中；所述第三选择器输出端输出的m*n个数据位上的m*n个数据对应所述n个第一数据；所述n为正整数；
24、响应于所述第二指令，通过所述第四选择器、第三读取数据接口从所述第一存储面中存储中读取n个第一数据；所述第四选择器输出端输出的m*n个数据位上的m*n个数据对应所述n个第一数据。
25、上述方案中，所述第一写入数据接口、第二写入数据接口、第一读取数据接口、第二读取数据接口以及所述第三写入数据接口、第四写入数据接口、第三读取数据接口、第四读取数据接口的电源供应电压均为约1.2v。
26、上述方案中，所述第一面存储总线传输控制模块还包括第一数据缓存器，所述第二面存储总线传输控制模块还包括第二数据缓存器；其中，
27、所述第一数据缓存器，位于所述第四选择器的输出端与第三读取数据接口及第四读取数据接口之间，用于暂存从所述第一存储面中读取的第一数据；
28、所述第二数据缓存器，位于所述第二选择器的输出端与第一读取数据接口及第二读取数据接口之间，用于暂存从所述第二存储面中读取的第二数据；
29、面数据总线还用于，将暂存的第一数据和暂存的第二数据合并为输出数据后输出。
30、上述方案中，所述存储器还包括串并转换电路；
31、所述串并转换电路，一端与数据输入接口连接，另一端与所述面数据总线连接，用于将输入的数据进行串并转换。
32、上述方案中，所述第一数据以未编码格式进行传输。
33、上述方案中，所述第一存储面与所述第二存储面的结构特征基本相同并且共用所述面数据总线；
34、所述存储器还包括：外围电路，其被配置为能够实现对所述第一存储面和第二存储面进行写入数据和读取数据的操作。
35、上述方案中，所述存储器包括三维nand存储器。
36、本专利技术实施例又提供了一种存储器系统，包括：
37、一个或多个如本专利技术上述实施例中所述的存储器；以及
38、与所述存储器耦接的存储控制器。
39、本专利技术实施例还提供了一种存储器的操作方法，用于本专利技术上述实施例所述的存储器；所述存储器的操作方法包括：
40、接收到第一指令；
41、响应于所述第一指令，同时激活所述第一存储面和所述第二存储面；以及
42、将所述输入数据中的第一数据写入所述第一存储面，并将所述输入数据中的第二数据写入所述第二存储面。
43、上述方案中，所述方法还包括：
44、接收到第二指令；
45、响应于所述第二指令，同时激活所述第一存储面和所述第二存储面；
46、从所述第一存储面中读取所述第一数据，暂存读取的所述第一数据；并从所述第二存储面中读取所述第二数据，暂存读取的所述第二数据；和
47、将暂存的所述第一数据和暂存的所述第二数据进行合并后输出。
48、本专利技术实本文档来自技高网...
【技术保护点】
1.一种存储器，其特征在于，包括：第一存储面；
2.根据权利要求1所述的存储器，其特征在于，所述第二面存储总线传输控制模块包括：第一写入数据接口、第二写入数据接口以及第一选择器；
3.根据权利要求1所述的存储器，其特征在于，所述M为8的整数倍。
4.根据权利要求1或3所述的存储器，其特征在于，所述控制逻辑还被配置为：
5.根据权利要求2所述的存储器，其特征在于，所述第二面存储总线传输控制模块还包括：第一读取数据接口、第二读取数据接口以及第二选择器；其中，第二选择器的输入端与所述第二存储面耦接，输出端与所述第一读取数据接口及所述第二读取数据接口耦接。
6.根据权利要求5所述的存储器，其特征在于，所述控制逻辑被配置为：
7.根据权利要求5所述的存储器，其特征在于，所述第二面存储总线传输控制模块还包括：第一接口数据总线、第二接口数据总线及第三接口数据总线；其中，
8.根据权利要求5所述的存储器，其特征在于，所述第一面存储总线传输控制模块包括：第三写入数据接口、第四写入数据接口、第三选择器、第三读取数据接
9.根据权利要求8所述的存储器，其特征在于，所述控制逻辑被配置为：
10.根据权利要求8所述的存储器，其特征在于，所述第一写入数据接口、第二写入数据接口、第一读取数据接口、第二读取数据接口以及所述第三写入数据接口、第四写入数据接口、第三读取数据接口、第四读取数据接口的电源供应电压均为约1.2V。
11.根据权利要求8所述的存储器，其特征在于，所述第一面存储总线传输控制模块还包括第一数据缓存器，所述第二面存储总线传输控制模块存储器还包括第二数据缓存器；其中，
12.根据权利要求1所述的存储器，其特征在于，所述存储器还包括串并转换电路；
13.根据权利要求1所述的存储器，其特征在于，所述第一数据以未编码格式进行传输。
14.根据权利要求1所述的存储器，其特征在于，所述第一存储面与所述第二存储面的结构特征基本相同。
15.根据权利要求1所述的存储器，其特征在于，所述存储器包括三维NAND存储器。
16.一种存储器系统，其特征在于，包括：
17.一种存储器的操作方法，其特征在于，所述存储器包括第一存储面和第二存储面，所述存储器的操作方法包括：
18.根据权利要求17所述的操作方法，其特征在于，所述方法还包括：
...【技术特征摘要】
1.一种存储器，其特征在于，包括：第一存储面；
2.根据权利要求1所述的存储器，其特征在于，所述第二面存储总线传输控制模块包括：第一写入数据接口、第二写入数据接口以及第一选择器；
3.根据权利要求1所述的存储器，其特征在于，所述m为8的整数倍。
4.根据权利要求1或3所述的存储器，其特征在于，所述控制逻辑还被配置为：
5.根据权利要求2所述的存储器，其特征在于，所述第二面存储总线传输控制模块还包括：第一读取数据接口、第二读取数据接口以及第二选择器；其中，第二选择器的输入端与所述第二存储面耦接，输出端与所述第一读取数据接口及所述第二读取数据接口耦接。
6.根据权利要求5所述的存储器，其特征在于，所述控制逻辑被配置为：
7.根据权利要求5所述的存储器，其特征在于，所述第二面存储总线传输控制模块还包括：第一接口数据总线、第二接口数据总线及第三接口数据总线；其中，
8.根据权利要求5所述的存储器，其特征在于，所述第一面存储总线传输控制模块包括：第三写入数据接口、第四写入数据接口、第三选择器、第三读取数据接口、第四读取数据接口以及第四选择器；其中，
9.根据权利要求8所述的存储器，其特征...
【专利技术属性】
技术研发人员：牟文杰，陈嘉伟，谢姝，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。