【技术实现步骤摘要】
本专利技术涉及soe记录，特别是一种可扩展的可调节式分辨率低带宽soe记录系统及方法。
技术介绍
1、soe记录器主要用于记录设备运行中的关键事件和操作顺序，如断路器操作、保护装置动作等，这些记录对于事故分析、系统优化和维护至关重要。
2、传统soe记录器在传输高分辨率数据时需占用大量带宽，这在带宽受限的环境中尤为问题重大。
3、现有系统在扩展新的监测点或整合新功能时，往往需要显著的系统重构或升级，增加了系统维护的复杂性和成本。
4、专利技术专利202311129861.5一种基于fpga的soe记录系统及方法，虽然实现了ms级的soe，但soe时间精度一般，且缺乏扩展性。
5、基于mcu的di模件进行soe事件记录的相关文件记载，其一个变位的soe时间戳至少64bit来传输，带宽占用大，且soe精度低。
6、本专利技术提出一种可扩展的可调节式分辨率低带宽soe记录系统及方法的设计，可实时解析1ms pps对时信号，设计时间分片算法，可将soe时间精度达到us级。设计高效率低带宽通信协议，每个di通道soe的变位时间占有更少的空间，极大提升cpu模件与di模件的通信效率。
技术实现思路
1、鉴于上述存在的问题，提出了本专利技术。
2、因此，本专利技术所要解决的问题在于：现有的soe事件记录方法精度低，且带宽占用大。
3、为解决上述技术问题，本专利技术提供如下技术方案：一种可扩展的可调节式分辨率低带宽
4、作为本专利技术所述一种可扩展的可调节式分辨率低带宽soe记录系统的一种优选方案，其中：所述中断处理模块用于接收到发来的1ms pps信号，并完成系统时间的ms计数；所述数据读取接口通过qspi接口与双口ram模块进行连接，用于读取数据；所述soe时间处理模块用于处理soe时间数据；所述irig-b解析模块用于解析外部irig-b信号；所述1ms pps模块用于将接收到的1s的pps时间间隔等分成1000份，生成时间间隔为1ms的脉冲信号；cpu模件中的dio数据模块用于撰写轮询报文；cpu模件中的mlvds控制模块用于接收发来的1mspps信号，和发来的轮询报文并发送出去；所述双口ram模块用于存储解析出的年、月、日、时、分、秒的时间数据；di模件中的dio数据模块用于对轮询报文进行解析，并根据报文格式形成回复报文；所述分频计数模块用于分频计数；所述soe同步检测模块用于实时检测外部di信号；所述soe时间存储模块用于存储分频计数器当前计数的数值；di模件中的mlvds控制模块用于接收轮询报文和回复报文，并将回复报文发送出去。
5、为解决上述技术问题，本专利技术提供如下技术方案：一种可扩展的可调节式分辨率低带宽soe记录系统的方法，包括，所述cpu模件通过1ms pps总线和dio总线与若干个所述di模件进行数据互联；所述cpu模件解析外部irig-b信号，并发送1ms pps信号至1ms pps总线中，以及发送轮询报文发送至dio总线中；所述di模件从1ms pps总线和dio总线中，获取cpu模件发送的1ms pps信号和轮询报文；所述di模件实时接收外部di信号，根据di变位和获取的1ms pps信号进行计数存储，根据轮询报文发送回复报文至dio总线中；所述cpu模件从dio总线中获取回复报文信息，并进行存储。
6、作为本专利技术所述一种可扩展的可调节式分辨率低带宽soe记录系统的方法的一种优选方案，其中：所述cpu模件解析外部irig-b信号包括，cpu模件中的irig-b解析模块实时接收外部irig-b信号，解析出年、月、日、时、分、秒时间存储在双口ram模块中，同时设置1s整秒时间标志到双口ram模块中，并产生1s的pps信号至1ms pps模块。
7、作为本专利技术所述一种可扩展的可调节式分辨率低带宽soe记录系统的方法的一种优选方案，其中：所述发送1ms pps信号至1ms pps总线中包括，所述1ms pps模块负责将上一步接收到的1s的pps时间间隔等分成1000份，生成时间间隔为1ms的脉冲信号，并将1mspps信号分别发送至cpu模件中的mlvds控制模块、dio数据模块，以及cpu芯片。
8、作为本专利技术所述一种可扩展的可调节式分辨率低带宽soe记录系统的方法的一种优选方案，其中：cpu模件中的dio数据模块接收到发来的1ms pps信号后，根据报文格式撰写轮询报文发送至cpu模件中的mlvds控制模块中；所述cpu模件中的mlvds控制模块将1mspps模块发来的1ms pps信号，发送至1ms pps总线中，将cpu模件中的dio数据模块发来的轮询报文发送至dio总线中；所述cpu芯片内的中断处理模块接收到发来的1ms pps信号后，完成系统时间的ms计数，每接收一次中断，ms计数器加1，当ms计数器的值为999时，清除ms计数器的值为0，或通过qspi接口读取到irig-b的整秒标志时，清除ms计数器的值为0，并读取双口ram模块中存储的年、月、日、时、分、秒数据，对cpu的时间系统进行时间校正。
9、作为本专利技术所述一种可扩展的可调节式分辨率低带宽soe记录系统的方法的一种优选方案，其中：所述di模件中的mlvds控制模块从1ms pps总线接收到1ms pps信号发送至分频计数模块，分频计数模块采用实时累加求和均值算法求取平均值时间tlms_avg，表示为，
10、
11、其中，tn表示为第n个时序间隔；将得到的平均值时间tlms_avg均分成m份，生成时间间隔为tlms_avg/m us脉冲信号，同时每次接收到tlms_avg/mus的脉冲信号后，计数器数值加1，在收到一tlms_avg的信号后将计数器清0，重新开始新的计数。
12、作为本专利技术所述一种可扩展的可调节式分辨率低带宽soe记录系统的方法一种优选方案，其中：所述di模件中的soe同步检测模块，实时检测外部di信号，经过3次us级滤波算法，检测di变位状态；当检测到di变位时，获取分频计数器当前计数的数值并存储至di模件中的soe时间存储模块di_tm寄存器中。
13、作为本专利技术所述一种可扩展的可调节式分辨率低带宽soe记录系统的方法一种优选方案，其中：所述di模件中的mlvds控制模块从dio总线接收轮询报文，并将轮询报文上传至di模件中的dio数据模块；所述di模件中的dio数据模块对轮询报文进行解析，并根据报文格式形成回复报文，经过di模件中的mlvds控制模本文档来自技高网...
【技术保护点】
1.一种可扩展的可调节式分辨率低带宽SOE记录系统，其特征在于：包括CPU模件和DI模件；所述CPU模件包括CPU芯片以及FPGA芯片；
2.如权利要求1所述的一种可扩展的可调节式分辨率低带宽SOE记录系统，其特征在于：所述中断处理模块用于接收到发来的1ms PPS信号，并完成系统时间的ms计数；
3.一种采用如权利要求1～2任一所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：包括，所述CPU模件通过1ms PPS总线和DIO总线与若干个所述DI模件进行数据互联；
4.如权利要求3所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：所述CPU模件解析外部IRIG-B信号包括，CPU模件中的IRIG-B解析模块实时接收外部IRIG-B信号，解析出年、月、日、时、分、秒时间存储在双口RAM模块中，同时设置1s整秒时间标志到双口RAM模块中，并产生1s的PPS信号至1ms PPS模块。
5.如权利要求4所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：所述发送1ms PPS
6.如权利要求5所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：其特征在于：CPU模件中的DIO数据模块接收到发来的1ms PPS信号后，根据报文格式撰写轮询报文发送至CPU模件中的MLVDS控制模块中；
7.如权利要求6所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：所述DI模件中的MLVDS控制模块从1ms PPS总线接收到1ms PPS信号发送至分频计数模块，分频计数模块采用实时累加求和均值算法求取平均值时间Tlms_avg，表示为，
8.如权利要求7所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：所述DI模件中的SOE同步检测模块，实时检测外部DI信号，经过3次us级滤波算法，检测DI变位状态；当检测到DI变位时，获取分频计数器当前计数的数值并存储至DI模件中的SOE时间存储模块DI_tm寄存器中。
9.如权利要求8所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：所述DI模件中的MLVDS控制模块从DIO总线接收轮询报文，并将轮询报文上传至DI模件中的DIO数据模块；
10.如权利要求9所述的一种可扩展的可调节式分辨率低带宽SOE记录系统的方法，其特征在于：所述CPU模件从DIO总线中获取回复报文信息，再通过QSPI接口读取到各个DI模件回复报文中的DI通道的实时值，当检测到DI通道变位时，获取对应DI通道存储的ms分频计数器的值z，则SOE变位时微秒值＝1000/16*z，再结合系统年、月、日、时、分、秒、毫秒、微秒的时间格式存储当前SOE us级精度的时间值。
...【技术特征摘要】
1.一种可扩展的可调节式分辨率低带宽soe记录系统，其特征在于：包括cpu模件和di模件；所述cpu模件包括cpu芯片以及fpga芯片；
2.如权利要求1所述的一种可扩展的可调节式分辨率低带宽soe记录系统，其特征在于：所述中断处理模块用于接收到发来的1ms pps信号，并完成系统时间的ms计数；
3.一种采用如权利要求1～2任一所述的一种可扩展的可调节式分辨率低带宽soe记录系统的方法，其特征在于：包括，所述cpu模件通过1ms pps总线和dio总线与若干个所述di模件进行数据互联；
4.如权利要求3所述的一种可扩展的可调节式分辨率低带宽soe记录系统的方法，其特征在于：所述cpu模件解析外部irig-b信号包括，cpu模件中的irig-b解析模块实时接收外部irig-b信号，解析出年、月、日、时、分、秒时间存储在双口ram模块中，同时设置1s整秒时间标志到双口ram模块中，并产生1s的pps信号至1ms pps模块。
5.如权利要求4所述的一种可扩展的可调节式分辨率低带宽soe记录系统的方法，其特征在于：所述发送1ms pps信号至1ms pps总线中包括，所述1ms pps模块负责将上一步接收到的1s的pps时间间隔等分成1000份，生成时间间隔为1ms的脉冲信号，并将1ms pps信号分别发送至cpu模件中的mlvds控制模块、dio数据模块，以及cpu芯片。
6.如权利要求5所述的一种可扩展的可调节式分辨率低带宽soe记录系统的方法，其特征在于：其特征...
【专利技术属性】
技术研发人员：李伟，凌文明，路浩，赵佳佳，余志远，黄作兵，
申请(专利权)人：南京国电南自维美德自动化有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。