一种用于PCIe信号高速连接器的母插座结构制造技术

技术编号:43063038 阅读:9 留言:0更新日期:2024-10-22 14:41
本技术公开了一种用于PCIe信号高速连接器的母插座结构,包括:金属外壳,用于吸收低频电磁波,金属外壳上设有自上而下贯穿金属外壳的插接槽;一对外侧导电塑胶体,设置在金属外壳上,且分别位于插接槽两侧,用于吸收高频电磁波;内侧导电塑胶体,设置在插接槽内底部,用于吸收插接槽底部逸散的电磁波;若干差分对wafer片,配合设置在插接槽内,且与内侧导电塑胶体配合设置,用于传输信号,解决了目前的高速连接器中母插座结构存在对电磁波屏蔽效率不高的问题。

【技术实现步骤摘要】

本技术涉及高速连接器,特别是涉及一种用于pcie信号高速连接器的母插座结构。


技术介绍

1、高速连接器是一种用于高频信号传输的连接工具,被广泛应用于通信
,其主要作用是传递高速差分信号、单端信号或者大电流。在使用高速连接器进行高频信号传输过程中,高速连接器很容易受到电磁波的干扰,从而出现传输的信号失真以及误差增大的问题。

2、目前的高速连接器主要是通过在公插头结构和母插座结构内设置可以相互接触屏蔽件,当公插头结构和母插座结构插接时,两个屏蔽件构成屏蔽结构,从而屏蔽一部分电磁波的干扰,从而解决电磁串扰问题。但是随着传输速率的不断提升,现有的高速连接器已经无法有效地解决电磁串扰问题,存在对电磁波屏蔽效率不高的问题。

3、在申请号为:202010375194.9,公开号为cn111564722b的专利技术中公开了一种高速连接器,包括绝缘本体和端子模组,其中,端子模组由若干端子组构成,端子组由复数接地端子、复数信号端子和屏蔽体构成,其仅通过屏蔽体对电磁波进行屏蔽,依旧存在对电磁波屏蔽效率不高的问题。


技术实现思路

1、基于此,针对上述问题,本技术提出了一种用于pcie信号高速连接器的母插座结构,解决了目前的高速连接器中母插座结构存在对电磁波屏蔽效率不高的问题。

2、本技术的技术方案是:

3、一种用于pcie信号高速连接器的母插座结构,包括:

4、金属外壳,用于吸收低频电磁波,金属外壳上设有自上而下贯穿金属外壳的插接槽;>

5、一对外侧导电塑胶体,设置在金属外壳内,且分别位于插接槽两侧,用于吸收高频电磁波;

6、内侧导电塑胶体,设置在插接槽内底部,用于吸收插接槽底部逸散的电磁波;

7、若干差分对wafer片,配合设置在插接槽内,且与内侧导电塑胶体配合设置,用于传输信号。

8、优选的是,金属外壳顶部设有一对用于安装外侧导电塑胶体的安装槽,安装槽设置在插接槽两侧,外侧导电塑胶体安装在安装槽内,且与安装槽过盈配合。

9、优选的是,内侧导电塑胶体插接在插接槽内底部,且与插接槽过盈配合。

10、优选的是,插接槽内设有两组分隔件,两组分隔件分别设置在插接槽内两侧,每组分隔件包括若干分隔板,每两块分隔板之间设有用于安装差分对wafer片的安装腔,差分对wafer片安装在安装腔内。

11、优选的是,差分对wafer片包括接触差分对和绝缘件,接触差分对呈l型,绝缘件设置在接触差分对折弯处。

12、优选的是,安装腔内设有一对限位凸缘,限位凸缘设置在分隔板底部,限位凸缘与绝缘件配合设置,且限位凸缘与绝缘件过盈配合。

13、优选的是,内侧导电塑胶体上设有若干限位槽,分隔板底部设有与限位槽配合设置的限位凸台,限位凸台可卡入限位槽内用于固定内侧导电塑胶体。

14、优选的是,还包括若干地pin接触件,地pin接触件一端设有挂钩,外侧导电塑胶体上设有与挂钩配合设置的配合槽,地pin接触件一端通过挂钩与外侧导电塑胶体上的配合槽连接,地pin接触件另一端与分隔板连接。

15、优选的是,金属外壳上设有用于配合地pin接触件的安装口,安装口与配合槽和分隔板配合设置,地pin接触件可安装在安装口内。

16、优选的是,还包括若干地pin引脚,地pin引脚与分隔板底部连接。

17、与现有技术相比,本技术的有益效果是:

18、本技术通过设置金属外壳、外侧导电塑胶体和内侧导电塑胶体,然后将差分对wafer片配合设置在插接槽内,通过金属外壳实现对于低频电磁波的吸收,通过外侧导电塑胶体和内侧导电塑胶体实现对于高频电磁波的吸收,从而达到对电磁波更加有效地吸收,可以有利于降低电磁波对差分对wafer片的串扰,从而解决了目前的高速连接器中母插座结构存在对电磁波屏蔽效率不高的问题。

本文档来自技高网...

【技术保护点】

1.一种用于PCIe信号高速连接器的母插座结构,其特征在于,包括:

2.根据权利要求1所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,金属外壳(10)顶部设有一对用于安装外侧导电塑胶体(20)的安装槽(101),安装槽(101)设置在插接槽(100)两侧,外侧导电塑胶体(20)安装在安装槽(101)内,且与安装槽(101)过盈配合。

3.根据权利要求2所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,内侧导电塑胶体(30)插接在插接槽(100)内底部,且与插接槽(100)过盈配合。

4.根据权利要求2或3所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,插接槽(100)内设有两组分隔件(102),两组分隔件(102)分别设置在插接槽(100)内两侧,每组分隔件(102)包括若干分隔板(103),每两块分隔板(103)之间设有用于安装差分对wafer片(40)的安装腔(104),差分对wafer片(40)安装在安装腔(104)内。

5.根据权利要求4所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,差分对wafer片(40)包括接触差分对(400)和绝缘件(401),接触差分对(400)呈L型,绝缘件(401)设置在接触差分对(400)折弯处。

6.根据权利要求5所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,安装腔(104)内设有一对限位凸缘(105),限位凸缘(105)设置在分隔板(103)底部,限位凸缘(105)与绝缘件(401)配合设置,且限位凸缘(105)与绝缘件(401)过盈配合。

7.根据权利要求6所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,内侧导电塑胶体(30)上设有若干限位槽(300),分隔板(103)底部设有与限位槽(300)配合设置的限位凸台(106),限位凸台(106)可卡入限位槽(300)内用于固定内侧导电塑胶体(30)。

8.根据权利要求7所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,还包括若干地PIN接触件(50),地PIN接触件(50)一端设有挂钩(500),外侧导电塑胶体(20)上设有与挂钩(500)配合设置的配合槽(200),地PIN接触件(50)一端通过挂钩(500)与外侧导电塑胶体(20)上的配合槽(200)连接,地PIN接触件(50)另一端与分隔板(103)连接。

9.根据权利要求8所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,金属外壳(10)上设有用于配合地PIN接触件(50)的安装口(107),安装口(107)与配合槽(200)和分隔板(103)配合设置,地PIN接触件(50)可安装在安装口(107)内。

10.根据权利要求9所述的一种用于PCIe信号高速连接器的母插座结构,其特征在于,还包括若干地PIN引脚(60),地PIN引脚(60)与分隔板(103)底部连接。

...

【技术特征摘要】

1.一种用于pcie信号高速连接器的母插座结构,其特征在于,包括:

2.根据权利要求1所述的一种用于pcie信号高速连接器的母插座结构,其特征在于,金属外壳(10)顶部设有一对用于安装外侧导电塑胶体(20)的安装槽(101),安装槽(101)设置在插接槽(100)两侧,外侧导电塑胶体(20)安装在安装槽(101)内,且与安装槽(101)过盈配合。

3.根据权利要求2所述的一种用于pcie信号高速连接器的母插座结构,其特征在于,内侧导电塑胶体(30)插接在插接槽(100)内底部,且与插接槽(100)过盈配合。

4.根据权利要求2或3所述的一种用于pcie信号高速连接器的母插座结构,其特征在于,插接槽(100)内设有两组分隔件(102),两组分隔件(102)分别设置在插接槽(100)内两侧,每组分隔件(102)包括若干分隔板(103),每两块分隔板(103)之间设有用于安装差分对wafer片(40)的安装腔(104),差分对wafer片(40)安装在安装腔(104)内。

5.根据权利要求4所述的一种用于pcie信号高速连接器的母插座结构,其特征在于,差分对wafer片(40)包括接触差分对(400)和绝缘件(401),接触差分对(400)呈l型,绝缘件(401)设置在接触差分对(400)折弯处。

6.根据权利要求5所述的一种用于pcie信号高速连接器的母插座结构,其特征在于,安装腔(104)内设有一对限位凸缘(...

【专利技术属性】
技术研发人员:易小刚谭力川朱江柳兵文志平
申请(专利权)人:成都速易联芯科技有限公司
类型:新型
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1