【技术实现步骤摘要】
【】本
技术实现思路
涉及一种静电放电保护装置，特别是适用于高频电路的静电放电保护装置结构。
技术介绍
0、
技术介绍
1、静电放电(electrostatic discharge，简称esd)是一种现象，其中电荷在半导体装置(例如，半导体芯片)和外部物体(例如，人体)之间释放并转移。在esd中，大量的电荷在短时间内释放，因此来自esd的能量远高于半导体装置的承受能力，这可能导致半导体装置暂时功能失效甚至永久损坏。因此，在半导体装置中内建了esd钳位电路(clamp circuit)，以提供一条有效的静电放电路径，保护半导体装置，从而维持半导体装置的可靠性和使用寿命。然而，在高频电路中，传统esd保护电路(使用二极管)中使用的寄生电容可能导致射频电路和高速电路遭受电性能不佳的问题。
技术实现思路
0、
技术实现思路
1、有鉴于此，本专利技术提供一种静电放电保护装置，以降低寄生电阻。
2、本专利技术的一种实施例提供了一种静电放电保护装置。该静电放电保护装置包括p型半导体基板、p型阱区、深n型阱区、第一n型掺杂区、第一p型掺杂区、n型阱区、第二n型掺杂区和第二p型掺杂区。p型阱区位于p型半导体基板中。深n型阱区位于p型半导体基板中且位于p型阱区下方。第一n型掺杂区位于p型阱区上。第一p型掺杂区位于深n型阱区上。第一n型掺杂区和第一p型掺杂区并排设置且彼此间隔开。n型阱区位于p型半导体基板中。第二n型掺杂区位于n型阱区上。第二p型掺杂区位于n型阱区上。
3、本专利技术的另一种实施例提供了一种静电放电保护装置。该静电放电保护装置包括p型半导体基板、p型阱区、n型重掺杂区、p型掺杂区、第一p型重掺杂区、深n型阱区、n型阱区、第二n型重掺杂区和第二p型重掺杂区。p型阱区具有第一掺杂浓度，位于p型半导体基板中。n型重掺杂区位于p型阱区上。具有第二掺杂浓度的p型掺杂区位于p型半导体基板中。p型阱区和p型掺杂区相邻。第一p型重掺杂区位于p型掺杂区上。第一n型重掺杂区和第一p型重掺杂区并排设置且彼此间隔开。深n型阱区位于p型半导体基板中且在p型第一阱区和p型掺杂区下方。n型阱区位于p型半导体基板中。第二n型重掺杂区位于n型阱区上。第二p型重掺杂区位于n型阱区上。第二n型重掺杂区和第二p型重掺杂区并排设置且彼此间隔开。第一p型重掺杂区与第二n型重掺杂区电性连接。
4、本专利技术的静电放电保护装置包括p型半导体基板、p型阱区、深n型阱区、第一n型掺杂区、第一p型掺杂区、n型阱区、第二n型掺杂区和第二p型掺杂区。p型阱区位于p型半导体基板中。深n型阱区位于p型半导体基板中且位于p型阱区下方。第一n型掺杂区位于p型阱区上。第一p型掺杂区位于深n型阱区上。第一n型掺杂区和第一p型掺杂区并排设置且彼此间隔开。n型阱区位于p型半导体基板中。第二n型掺杂区位于n型阱区上。第二p型掺杂区位于n型阱区上。第二n型掺杂区和第二p型掺杂区并排设置且彼此间隔开。第一p型掺杂区与第二n型掺杂区电连接。由此，本专利技术实施例中在发生静电放电事件时，可以形成两条电流路径，包括经由第一p型掺杂区与第二n型掺杂区电连接的电流路径以及经由p型阱区和n型阱区形成的pn结的电流路径，从而降低寄生电阻。这样可以更快的让静电电流排出，避免影响到内部电路，从而进一步的保护内部电路，提高内部电路性能。
本文档来自技高网...【技术保护点】
1.一种静电放电保护装置，其特征在于，包括：
2.如权利要求1所述的静电放电保护装置，其特征在于，该第一N型掺杂区与输入/输出端子电连接，且该第二P型掺杂区与接地端子电连接，或者，该第一N型掺杂区与电源端子电连接，且该第二P型掺杂区与输入/输出端子电连接。
3.如权利要求1所述的静电放电保护装置，其特征在于，该P型阱区和该第一N型掺杂区形成第一寄生二极管，且该第二P型掺杂区和该N型阱区形成第二寄生二极管，且其中该第一寄生二极管和该第二寄生二极管由该第一P型掺杂区和该第二N型掺杂区串联连接。
4.如权利要求3所述的静电放电保护装置，其特征在于，该N型阱区环绕该P型阱区的侧壁，且该深N型阱区与该P型阱区和该N型阱区的底部接触。
5.如权利要求4所述的静电放电保护装置，其特征在于，该第一P型掺杂区直接位于该P型阱区上。
6.如权利要求5所述的静电放电保护装置，其特征在于，该第一P型掺杂区通过该P型阱区与该深N型阱区分隔。
7.如权利要求5所述的静电放电保护装置，其特征在于，该N型阱区与该P型阱区和该深N型阱区接触。
8.如权利要求5所述的静电放电保护装置，其特征在于，该N型阱区和该P型阱区之间的界面直接位于该深N型阱区上方。
9.如权利要求5所述的静电放电保护装置，其特征在于，该第二P型掺杂区、该N型阱区、该P型阱区和该第一N型掺杂区形成寄生PNPN二极管，且其中该寄生PNPN二极管与串联连接的第一寄生二极管和该第二寄生二极管并联连接。
10.如权利要求4所述的静电放电保护装置，其特征在于，该第一P型掺杂区直接位于由该N型阱区、该深N型阱区和该P型阱区包围的P型本征掺杂区上。
11.如权利要求10所述的静电放电保护装置，其特征在于，该第一P型掺杂区通过该P型本征掺杂区与该深N型阱区和该P型阱区分隔。
12.如权利要求10所述的静电放电保护装置，其特征在于，该P型阱区通过该P型本征掺杂区与该N型阱区分隔。
13.如权利要求10所述的静电放电保护装置，其特征在于，该P型本征掺杂区与该N型阱区之间的第一界面和该P型本征掺杂区与该P型阱区之间的第二界面直接位于该深N型阱区上方。
14.如权利要求10所述的静电放电保护装置，其特征在于，该P型阱区的第一掺杂浓度高于该P型本征掺杂区的第二掺杂浓度。
15.如权利要求14所述的静电放电保护装置，其特征在于，该P型本征掺杂区的第二掺杂浓度等于该P型半导体基板的第三掺杂浓度。
16.如权利要求10所述的静电放电保护装置，其特征在于，该P型阱区、该P型本征掺杂区和该N型阱区形成寄生PIN二极管。
17.如权利要求16所述的静电放电保护装置，其特征在于，该第二P型掺杂区、该N型阱区、该P型本征掺杂区、该P型阱区和该第一N型掺杂区形成寄生PN-i-PN二极管，且其中该寄生PN-i-PN二极管与串联连接的第一寄生二极管和该第二寄生二极管并联连接。
18.一种静电放电保护装置，其特征在于，包括：
19.如权利要求18所述的静电放电保护装置，其特征在于，该第一掺杂浓度等于该第二掺杂浓度。
20.如权利要求19所述的静电放电保护装置，其特征在于，该第二P型掺杂区、该N型阱区、该P型掺杂区、该P型阱区和该第一N型掺杂区形成寄生PNPN二极管。
21.如权利要求18所述的静电放电保护装置，其特征在于，该第一掺杂浓度高于该第二掺杂浓度，且其中该第二掺杂浓度等于该P型半导体基板的第三掺杂浓度。
22.如权利要求21所述的静电放电保护装置，其特征在于，该第二P型掺杂区、该N型阱区、该P型掺杂区、该P型阱区和该第一N型掺杂区形成寄生PN-i-PN二极管。
...【技术特征摘要】
1.一种静电放电保护装置，其特征在于，包括：
2.如权利要求1所述的静电放电保护装置，其特征在于，该第一n型掺杂区与输入/输出端子电连接，且该第二p型掺杂区与接地端子电连接，或者，该第一n型掺杂区与电源端子电连接，且该第二p型掺杂区与输入/输出端子电连接。
3.如权利要求1所述的静电放电保护装置，其特征在于，该p型阱区和该第一n型掺杂区形成第一寄生二极管，且该第二p型掺杂区和该n型阱区形成第二寄生二极管，且其中该第一寄生二极管和该第二寄生二极管由该第一p型掺杂区和该第二n型掺杂区串联连接。
4.如权利要求3所述的静电放电保护装置，其特征在于，该n型阱区环绕该p型阱区的侧壁，且该深n型阱区与该p型阱区和该n型阱区的底部接触。
5.如权利要求4所述的静电放电保护装置，其特征在于，该第一p型掺杂区直接位于该p型阱区上。
6.如权利要求5所述的静电放电保护装置，其特征在于，该第一p型掺杂区通过该p型阱区与该深n型阱区分隔。
7.如权利要求5所述的静电放电保护装置，其特征在于，该n型阱区与该p型阱区和该深n型阱区接触。
8.如权利要求5所述的静电放电保护装置，其特征在于，该n型阱区和该p型阱区之间的界面直接位于该深n型阱区上方。
9.如权利要求5所述的静电放电保护装置，其特征在于，该第二p型掺杂区、该n型阱区、该p型阱区和该第一n型掺杂区形成寄生pnpn二极管，且其中该寄生pnpn二极管与串联连接的第一寄生二极管和该第二寄生二极管并联连接。
10.如权利要求4所述的静电放电保护装置，其特征在于，该第一p型掺杂区直接位于由该n型阱区、该深n型阱区和该p型阱区包围的p型本征掺杂区上。
11.如权利要求10所述的静电放电保护装置，其特征在于，该第一p型掺杂区通过该p型本征掺杂区与该深n型阱区和该p型阱...
【专利技术属性】
技术研发人员：李宗霖，钟元甫，李东兴，
申请(专利权)人：联发科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。