一种宽禁带半导体器件终端结构及其制造方法技术

技术编号：43030506 阅读：8 留言：0更新日期：2024-10-18 17:31

本申请公开了一种宽禁带半导体器件终端结构及其制造方法，该终端结构包括嵌于三明治外延结构的主结以及末端截止区；三明治外延结构包括沿第一方向依次堆叠的第一N型外延层、P型埋层以及第二N型外延层；有源区、主结以及末端截止区沿第二方向依次排列；主结与有源区接触，末端截止区与主结间隔预设距离；第二方向与第一方向垂直；主结包括贯穿第二N型外延层和P型埋层并嵌于第一N型外延层的第一P型离子掺杂区；末端截止区包括贯穿第二N型外延层和P型埋层并嵌于第一N型外延层的第一N型离子掺杂区。由此，以末端截止区截断P型埋层，以主结减轻有源区电场拥挤，为具有三明治外延结构的宽禁带半导体器件提供了高可靠性终端结构。

全部详细技术资料下载

【技术实现步骤摘要】

本申请涉及半导体，特别是涉及一种宽禁带半导体器件终端结构及其制造方法。

技术介绍

1、近年来，碳化硅sic、氮化镓gan等宽禁带半导体材料以及氧化镓ga2o3等超宽禁带半导体材料因其在禁带宽度、临界击穿电场强度以及电子饱和漂移速度等物理特性上的优异表现，如何应用第三代和第四代半导体制造半导体器件越发受到关注。

2、目前，宽禁带半导体在功率器件因在应用中具有更低的功率损耗和更高的转换效率，在电力电子方面得到了广泛应用；另一方面，三明治外延结构在改善器件的电学性能以及降低寄生效应等方面具有优异的效果，在功率器件中应用三明治外延结构也成为重要的优化方向。在实际应用中，通常使用场限环(flr)或结终端扩展(jte)作为半导体功率器件中的终端结构。然而，一方面，flr和jte结构存在对界面电荷敏感以及耐压能力差等问题，器件的可靠性难以得到保证；另一方面，传统的终端结构难以适配基于三明治外延结构的功率器件。

3、因此，如何为具有三明治外延结构的宽禁带半导体器件提供高可靠性的终端结构，成为需要解决的问题。

技术实现思路

1、基于上述问题，本申请提供了一种宽禁带半导体器件终端结构及其制造方法，可以为具有三明治外延结构的宽禁带半导体器件提供高可靠性的终端结构。

2、本申请实施例公开了如下技术方案：

3、第一方面，本申请实施例提供了一种宽禁带半导体器件终端结构，匹配于基于三明治外延结构的有源区，所述终端结构包括：嵌于三明治外延结构的主结以及末端截止区；</p>

4、所述三明治外延结构包括沿第一方向依次堆叠的第一n型外延层、p型埋层以及第二n型外延层；所述三明治外延结构中，所述第一n型外延层位于靠近衬底的一侧，所述第二n型外延层位于背离衬底的一侧；

5、所述有源区、所述主结以及所述末端截止区沿第二方向依次排列；所述主结与所述有源区接触，所述末端截止区与所述主结间隔预设距离；所述第二方向与所述第一方向垂直；

6、所述主结包括贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一p型离子掺杂区；

7、所述末端截止区包括贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一n型离子掺杂区。

8、可选地，所述末端截止区还包括贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一辅助沟槽，以及填充于所述第一辅助沟槽内部的场氧化层；所述第一辅助沟槽的级数大于或等于1，用于辅助进行离子掺杂以形成所述第一n型离子掺杂区。

9、可选地，所述末端截止区与所述主结之间还具有场限环区；

10、所述场限环区包括多个贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的分隔沟槽，以及填充于所述分隔沟槽内部的场氧化层。

11、可选地，所述末端截止区与所述主结之间还具有场限环区；

12、所述场限环区包括多个贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第二n型离子掺杂区。

13、可选地，所述场限环区还包括：多个嵌于三明治外延结构的第二辅助沟槽，以及填充于多个所述第二辅助沟槽内部的场氧化层；所述第二辅助沟槽用于辅助进行离子掺杂以形成所述第二n型离子掺杂区。

14、可选地，所述主结与所述末端截止区之间还具有第二p型离子掺杂区。

15、可选地，所述第二p型离子掺杂区具有多个离子掺杂浓度不同的区域。

16、可选地，所述第二p型离子掺杂区位于所述末端截止区与所述主结之间的第二n型外延层，与所述第一p型离子掺杂区和所述第一n型离子掺杂区接触。

17、可选地，所述第二p型离子掺杂区位于所述末端截止区与所述主结之间的第二n型外延层，包括多个离子掺杂浓度不同的离子掺杂层；所述离子掺杂层与所述主结接触且在第二方向上的长度沿第一方向逐层减小，形成上阶梯结构；所述上阶梯结构的底部与所述p型埋层接触。

18、可选地，所述第二p型离子掺杂区位于所述末端截止区与所述主结之间的第一n型外延层，包括多个离子掺杂浓度不同的离子掺杂层；所述离子掺杂层与所述主结接触且在第二方向上的长度沿第一方向逐层增大，形成下阶梯结构；所述下阶梯结构的顶部与所述p型埋层接触。

19、可选地，所述终端结构还包括多个第三p型离子掺杂区，多个所述第三p型离子掺杂区沿第二方向间隔分布且贯穿所述第二n型外延层。

20、第二方面，本申请实施例提供了一种宽禁带半导体器件终端结构的制造方法，所述终端结构匹配于基于三明治外延结构的有源区，所述方法包括：

21、提供具有三明治外延结构的基底；所述基底包括沿第一方向依次堆叠的衬底、第一n型外延层、p型埋层以及第二n型外延层，所述第二n型外延层中至少包括有源区的p型阱区；

22、通过离子注入形成贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一p型离子掺杂区，形成主结；所述第一p型离子掺杂区与所述p型阱区接触；

23、通过离子注入形成贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一n型离子掺杂区，形成末端截止区；所述末端截止区与所述主结间隔预设距离。

24、相较于现有技术，本申请具有以下有益效果：

25、本申请实施例提供了一种宽禁带半导体器件终端结构，该终端结构包括嵌于三明治外延结构的主结以及末端截止区；所述三明治外延结构包括沿第一方向依次堆叠的第一n型外延层、p型埋层以及第二n型外延层；所述三明治外延结构中，所述第一n型外延层位于靠近衬底的一侧，所述第二n型外延层位于背离衬底的一侧；所述有源区、所述主结以及所述末端截止区沿第二方向依次排列；所述主结与所述有源区接触，所述末端截止区与所述主结间隔预设距离；所述第二方向与所述第一方向垂直；所述主结包括贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一p型离子掺杂区；所述末端截止区包括贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一n型离子掺杂区。本申请实施例中，一方面，以末端截止区截断p型埋层，从而避免漏电流沿着p型埋层漏电至划片道以致器件失效；另一方面，主结嵌于第一n型外延层，具有较深的离子掺杂区，可以更好地减轻有源区电场拥挤，提升器件的击穿特性；再一方面，与基于三明治外延结构的有源区高度适配，主结与末端截止区之间三明治外延结构中的p型埋层可以作为jte结构，能够改善电场分布，提高器件的击穿电压、热稳定性以及鲁棒性。由此，本申请实施例为具有三明治外延结构的宽禁带半导体器件提供了具有高可靠性的终端结构。

本文档来自技高网...

【技术保护点】

1.一种宽禁带半导体器件终端结构，其特征在于，匹配于基于三明治外延结构的有源区，所述终端结构包括：嵌于三明治外延结构的主结以及末端截止区；

2.根据权利要求1所述的终端结构，其特征在于，所述末端截止区还包括贯穿所述第二N型外延层和所述P型埋层并嵌于所述第一N型外延层的第一辅助沟槽，以及填充于所述第一辅助沟槽内部的场氧化层；所述第一辅助沟槽的级数大于或等于1，用于辅助进行离子掺杂以形成所述第一N型离子掺杂区。

3.根据权利要求1所述的终端结构，其特征在于，所述末端截止区与所述主结之间还具有场限环区；

4.根据权利要求1所述的终端结构，其特征在于，所述末端截止区与所述主结之间还具有场限环区；

5.根据权利要求4所述的终端结构，其特征在于，所述场限环区还包括：多个嵌于三明治外延结构的第二辅助沟槽，以及填充于多个所述第二辅助沟槽内部的场氧化层；所述第二辅助沟槽用于辅助进行离子掺杂以形成所述第二N型离子掺杂区。

6.根据权利要求1所述的终端结构，其特征在于，所述主结与所述末端截止区之间还具有第二P型离子掺杂区。

7.根

8.根据权利要求7所述的终端结构，其特征在于，所述第二P型离子掺杂区具有多个离子掺杂浓度不同的区域。

9.根据权利要求6所述的终端结构，其特征在于，所述第二P型离子掺杂区位于所述末端截止区与所述主结之间的第二N型外延层，包括多个离子掺杂浓度不同的离子掺杂层；所述离子掺杂层与所述主结接触且在第二方向上的长度沿第一方向逐层减小，形成上阶梯结构；所述上阶梯结构的底部与所述P型埋层接触。

10.根据权利要求6所述的终端结构，其特征在于，所述第二P型离子掺杂区位于所述末端截止区与所述主结之间的第一N型外延层，包括多个离子掺杂浓度不同的离子掺杂层；所述离子掺杂层与所述主结接触且在第二方向上的长度沿第一方向逐层增大，形成下阶梯结构；所述下阶梯结构的顶部与所述P型埋层接触。

11.根据权利要求9或10所述的终端结构，其特征在于，所述终端结构还包括多个第三P型离子掺杂区，多个所述第三P型离子掺杂区沿第二方向间隔分布且贯穿所述第二N型外延层。

12.一种宽禁带半导体器件终端结构的制造方法，其特征在于，所述终端结构匹配于基于三明治外延结构的有源区，所述方法包括：

...

【技术特征摘要】

2.根据权利要求1所述的终端结构，其特征在于，所述末端截止区还包括贯穿所述第二n型外延层和所述p型埋层并嵌于所述第一n型外延层的第一辅助沟槽，以及填充于所述第一辅助沟槽内部的场氧化层；所述第一辅助沟槽的级数大于或等于1，用于辅助进行离子掺杂以形成所述第一n型离子掺杂区。

3.根据权利要求1所述的终端结构，其特征在于，所述末端截止区与所述主结之间还具有场限环区；

4.根据权利要求1所述的终端结构，其特征在于，所述末端截止区与所述主结之间还具有场限环区；

5.根据权利要求4所述的终端结构，其特征在于，所述场限环区还包括：多个嵌于三明治外延结构的第二辅助沟槽，以及填充于多个所述第二辅助沟槽内部的场氧化层；所述第二辅助沟槽用于辅助进行离子掺杂以形成所述第二n型离子掺杂区。

6.根据权利要求1所述的终端结构，其特征在于，所述主结与所述末端截止区之间还具有第二p型离子掺杂区。

7.根据权利要求6所述的终端结构，其特征在于，所述第二p型离子掺杂区位于所述末端截止区与所述主结之间...

【专利技术属性】
技术研发人员：成志杰，袁俊，郭飞，王宽，吴阳阳，陈伟，徐少东，
申请(专利权)人：湖北九峰山实验室，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人