【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及一种存储器和路由模块以及包括该存储器和路由模块的系统。
技术介绍
1、对高性能计算的需求不断增加。特别地，正在努力满足对计算资源施加苛刻要求的人工智能/机器学习模型的需求。已知通过互连集群中的多个处理芯片来解决某些要求，处理芯片被配置为以协作方式操作以满足处理大型ai/ml模型所需的处理能力的需求。
2、施加在高性能计算上的另一个要求是能够访问高容量存储器。已经尝试将外部存储器连接到集群中的处理节点以增加存储器的容量。这样的外部存储器可以通过存储器总线连接，存储器总线提供外部存储器和处理节点之间的访问路径。这些存储器总线可以采用并行或串行链路的形式。例如，动态随机存取存储器(dynamic random access memory,dram)可以安装在服务器机架上的双列直插式存储器模块(dual in-line memory module,dimm)上。这些可以提供兆兆字节量级的可扩展存储器容量。这样的dimm可以垂直地安装在服务器机架中，并且许多dimm可以堆叠在一起以提供计算机所需的存储器容量。
技术实现思路
1、本专利技术人试图通过提供处理芯片集群(cluster)来解决联合问题，该处理芯片集群能够访问高容量存储器，但也允许处理芯片彼此通信以提高特定任务的处理能力。
2、本专利技术人已经认识到与集群连接性的当前性质相关联的某些缺点。硅芯片包含在管芯表面上以二维布置的电路，通常被分成由外围或“边缘区域(beachfront)”7(参见图1)包围
3、边缘区域的面积取决于io要求的类型和带宽。高性能计算芯片经常使用近似25.5×32.5mm的接近最大可制造管芯尺寸(“全光罩”)，并且在管芯的四个边缘中的每一个上需要约2mm的边缘区域深度。利用当前的光刻技术，全光罩管芯产生～21.5x～28.5mm的管芯核心，其大约为总管芯面积的74％。管芯的计算资源被约束于该核心部分，这使得专利技术人认识到边缘区域的成本是显著的。图1示出了具有处理器核心2和标记为7的(在所有四个边缘上的)全方位边缘区域的管芯的示例。
4、本公开可以帮助解决这些问题，以及技术人员从本文的公开内容中显而易见的任何其他问题。
5、根据本公开的第一方面，提供了一种存储器和路由模块，包括：
6、基底；
7、连接部件，所述连接部件附接到所述基底，所述连接部件包括多个引脚，以将所述模块配合到母板上的对应连接部件；
8、设置在所述基底上的动态随机存取存储器dram芯片；
9、附接到所述基底的路由芯片，所述路由芯片包括：
10、存储器控制器；
11、多个连接，所述多个连接包括所述存储器控制器与所述dram芯片之间的第一组连接，以及与所述连接部件的引脚的第二组连接，以及路由逻辑，被配置为在所述第二组连接和所述第一组连接之间路由数据。
12、dram芯片可以形成包括球栅阵列bga的dram芯片封装的一部分，bga将dram芯片封装连接到基底。
13、路由芯片可以包括多个凸块，路由芯片通过多个凸块通过倒装芯片固定直接固定到基底。
14、存储器和路由模块可以包括设置在基底上的多个dram芯片。路由芯片可以包括多个存储器控制器。每个存储器控制器可以经由多个连接连接到多个dram芯片中的相应dram芯片。模块可以包括连接到路由芯片的四个dram芯片。
15、多个dram芯片中的至少一个可以设置在基底的第一表面上。多个dram芯片中的至少一个设置在基底的第二表面上。
16、存储器和路由模块可以包括设置在基底上的多个路由芯片和多个dram芯片，每个路由芯片包括连接到相应dram芯片的存储器控制器。
17、连接部件可以是夹层连接部件。连接部件可以是公母同体的。模块可以包括多个连接部件。模块可以包括一对连接部件。连接部件可以是附接有球栅阵列的连接部件。
18、路由芯片可以附接到基底的第一侧。连接部件可以附接在与基底的第二侧上的路由芯片的位置相对应的位置处。路由芯片可以被配置为经由连接部件从电耦合到(例如在母板上)的连接部件的电源部件接收电力。所述模块可以包括所述基底中的多个通孔，所述多个通孔形成电通路以将所述连接部件连接到所述路由芯片。模块可以不包括电源组件，诸如负载点电源。路由芯片可以仅经由连接部件接收电力。多个引脚可以包括多个路由芯片电源引脚。路由芯片电源引脚可以被配置为从电源部件接收电力。电源引脚可以布置在与基底的第二侧上的路由芯片的位置相对应的位置处。在包括多个路由芯片的示例中，连接部件可以包括多组电源引脚，每组被配置为从电源部件接收电力并将接收到的电力供应给多个路由芯片中的相应一个。每组电源引脚可以布置在与基底的第二侧上的相应路由芯片的位置相对应的位置处。
19、dram芯片可以是低功率双倍数据速率lpddr存储器。存储器控制器可以包括lpddr接口。
20、存储器控制器可以布置在路由芯片的管芯的长边上。管芯的长边可面向dram芯片。
21、第二组连接可以包括多个处理器连接，每个处理器连接被配置用于附接到相应的处理器芯片。路由逻辑可以被配置为将信号从处理器连接中的一个路由到处理器连接中的另一个。处理器连接可以是串行器/解串器serdes连接。
22、多个引脚可以包括被配置为承载多个处理器连接的处理器连接引脚。处理器连接引脚可以包括发送引脚和接收引脚。接收引脚可被布置成不与发送引脚相邻。在该上下文中，“相邻(neighbour)”可以指与给定引脚相邻的引脚，包括在对角线方向上。接收引脚中的至少一些可通过一个或多个接地引脚与发送引脚分隔开。
23、在包括多个路由芯片的示例中，多个引脚可以包括多组处理器连接引脚，每个组被配置为承载多个路由芯片中的一个的多个处理器连接。每组处理器连接引脚可以包括发送引脚和接收引脚。该组中的接收引脚可被布置成不与组中的发送引脚相邻。该组中的至少一些接收引脚可通过一个或多个接地引脚与该组中的发送引脚分隔开。多组处理器连接引脚中的一组的发送引脚可以被布置成不与多组处理器连接引脚中的另一组的接收引脚相邻。适当地，每个组的发送引脚被布置成不与多个组中的任何其他组的接收引脚相邻。
24、所述多个引脚可包括dram芯片电源引脚，其被配置为接收用于dram芯片的电力。dram芯片电源引脚可以沿着连接部件的边缘布置。边缘可以是最接近dram芯片的连接部件的边缘。
25、基底可以是包括多条导电线的封装基底。第一组连接和第二组连接可以经由多条导线。
26、根据本公开的第二方面，提供了一种系统，其包括本文定义的存储器和路本文档来自技高网...
【技术保护点】
1.一种存储器和路由模块，包括：
2.根据权利要求1所述的存储器和路由模块，其中，所述DRAM芯片形成DRAM芯片封装的一部分，所述DRAM芯片封装包括球栅阵列BGA，所述BGA将所述DRAM芯片封装连接到所述基底。
3.根据权利要求1或2所述的存储器和路由模块，其中所述路由芯片包括多个凸块，所述路由芯片通过所述多个凸块通过倒装芯片固定直接固定到所述基底。
4.根据前述权利要求中任一项所述的存储器和路由模块，其中，所述模块包括设置在所述基底上的多个DRAM芯片，并且所述路由芯片包括多个存储器控制器，每个存储器控制器经由所述多个连接而连接到所述多个DRAM芯片中的相应DRAM芯片。
5.根据权利要求4所述的存储器和路由模块，包括连接到所述路由芯片的四个DRAM芯片。
6.根据权利要求4或5所述的存储器和路由模块，其中，所述多个DRAM芯片中的至少一个设置在所述基底的第一表面上，并且所述多个DRAM芯片中的至少一个设置在所述基底的第二表面上。
7.根据前述权利要求中任一项所述的存储器和路由模块，包括设置在所述基底
8.根据前述权利要求中任一项所述的存储器和路由模块，其中，所述连接部件是夹层连接部件。
9.根据前述权利要求中任一项所述的存储器和路由模块，其中：
10.根据权利要求9所述的存储器和路由模块，包括所述基底中的多个通孔，所述多个通孔形成用于将所述连接部件连接到所述路由芯片的电通路。
11.根据前述权利要求中任一项所述的存储器和路由模块，其中，所述DRAM芯片是低功率双倍数据速率LPDDR存储器，并且所述存储器控制器包括LPDDR接口。
12.根据前述权利要求中任一项所述的存储器和路由模块，其中，所述存储器控制器布置在所述路由芯片的管芯的长边上，所述管芯的长边面向所述DRAM芯片。
13.根据前述权利要求中任一项所述的存储器和路由模块，其中：
14.根据权利要求13所述的存储器和路由模块，其中，所述处理器连接是串行器/解串器SERDES连接。
15.根据权利要求13或14所述的存储器和路由模块，其中：
16.根据前述权利要求中任一项所述的存储器和路由模块，其中，所述基底是包括多条导电线的封装基底，所述第一组连接和所述第二组连接是经由所述多条导电线的。
17.一种系统，包括根据前述权利要求中任一项所述的存储器和路由模块，以及经由所述连接部件连接到所述存储器和路由模块的多个处理器芯片。
18.根据权利要求17所述的系统，其中：
19.根据权利要求17或18所述的系统，其中，所述多个处理器芯片实现时间确定性处理。
...【技术特征摘要】
【国外来华专利技术】
1.一种存储器和路由模块，包括：
2.根据权利要求1所述的存储器和路由模块，其中，所述dram芯片形成dram芯片封装的一部分，所述dram芯片封装包括球栅阵列bga，所述bga将所述dram芯片封装连接到所述基底。
3.根据权利要求1或2所述的存储器和路由模块，其中所述路由芯片包括多个凸块，所述路由芯片通过所述多个凸块通过倒装芯片固定直接固定到所述基底。
4.根据前述权利要求中任一项所述的存储器和路由模块，其中，所述模块包括设置在所述基底上的多个dram芯片，并且所述路由芯片包括多个存储器控制器，每个存储器控制器经由所述多个连接而连接到所述多个dram芯片中的相应dram芯片。
5.根据权利要求4所述的存储器和路由模块，包括连接到所述路由芯片的四个dram芯片。
6.根据权利要求4或5所述的存储器和路由模块，其中，所述多个dram芯片中的至少一个设置在所述基底的第一表面上，并且所述多个dram芯片中的至少一个设置在所述基底的第二表面上。
7.根据前述权利要求中任一项所述的存储器和路由模块，包括设置在所述基底上的多个路由芯片和多个dram芯片，每个路由芯片包括连接到相应dram芯片的存储器控制器。
8.根据前述权利要求中任一项所述的存储器和路由模块，其中，所述连接部件是夹层连接部件。
9.根据前述权利要求中任一项...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。