System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 分立器件IDSS测试方法技术_技高网

分立器件IDSS测试方法技术

技术编号:43005035 阅读:4 留言:0更新日期:2024-10-18 17:13
本发明专利技术公开了一种分立器件IDSS测试方法,包括步骤:将多块浮动源形成的叠加电源连接到分立器件的源极和漏极之间并对各浮动源进行初始化。对各块浮动源进行FV操作。在各块浮动源的所述FV操作完成并等待一对应的稳定时间后,插入对各浮动源的MV操作;如果对应块的浮动源的MV操作结果异常,则将所有浮动源都关闭,以减少异常状态下的时间并避免热量累积将探针烧毁。本发明专利技术能在测试过程中探针进行保护,减少烧针发生频率。

【技术实现步骤摘要】

本专利技术涉及半导体,特别是涉及一种分立器件idss测试方法。


技术介绍

1、源漏极之间的漏电流(idss)是分立器件静态必测的参数,测试原理图如图1所示,将被测试裸芯片(die)即mosfet的分立器件101的栅极(gate,g)和源极(source,s)短接,通过电源102在漏极(drain,d)和s间激励(force)特定的电压,通过电流测量仪103量测其两端的漏电流,用以检测d-s间是否存在异常。

2、当被测试die需要加压比较高时,一种测试方式是使用多块浮动源叠加来提供电压,例如由4个浮动源来提供电压,那么为被测试die提供的电压最大可以达到单个浮动源的4倍,以此达到高压测试的目的。下面对多块浮动源叠加供电的测试电路做进一步说明:

3、如图2a所示,是现有分立器件idss测试方法中的一种实际测试电路图;被测芯片为共漏极(common drain)模式的所述分立器件201,所述分立器件201的栅极和源极短接。common drain极模式中,在同一晶圆上,各所述分立器件201的漏极都位于背面,而栅极和漏极都位于正面。

4、所述分立器件201的背面固定在卡盘204上,叠加电源202和所述卡盘204电连接并通过所述卡盘204连接所述分立器件201的漏极。所述叠加电源202通过对应的所述探针203连接所述分立器件201的源极。

5、图2a中,所述叠加电源202是由第一浮动源202a、第二浮动源202b、第三浮动源202c和第四浮动源202d叠加而成。其中,第一浮动源202a和第二浮动源202b连接在漏极对应的所述卡盘204和地之间;第三浮动源202c和第四浮动源202d连接在源极和地之间。所述分立器件201的栅极和源极短接。第一浮动源202a、第二浮动源202b、第三浮动源202c和第四浮动源202d的大小通过fv操作进行控制。

6、如图2b所示,是现有分立器件idss测试方法中的另一种实际测试电路图;被测芯片为顶部漏极(top drain)模式的所述分立器件201a,top drain模式中,源极、漏极和栅极都位于晶圆的正面。

7、所述叠加电源202通过对应的所述探针203连接所述分立器件201a的漏极。所述叠加电源202通过对应的所述探针203连接所述分立器件201a的源极。所述分立器件201a的栅极和源极短接。其中,第一浮动源202a和第二浮动源202b连接在漏极和地之间;第三浮动源202c和第四浮动源202d连接在源极和地之间。

8、现有方法中,多个浮动源测试高压idss的过程中,以浮动源数量为4个为例,先使用3个浮动源提供一个基础电压,然后使用最后一个浮动源来进行fv-mi测量,fv表示提供激励电压,mi表示测量电流,fv-mi表示提供激励电压来测量电流。如图3所示,是现有分立器件idss测试方法中量测漏电时电流随时间的变化曲线301,从曲线301可以看出,一开始idss较大,随着时间增加,idss会逐渐降低并趋于稳定。

9、考虑到产品的差异性,量产测试时必须留够足够的force时间来确保电流稳定,在此期间,被测试die承受不住高压会造成测试回路电流增大,此时若正好针尖与pad接触处存在铝屑等玷污致使此处电阻增大分压升高,会在高电压大电流下持续升温融化更多铝屑等玷污造成针尖处阻值进一步增大分压进一步升高,如此正向的激励反馈下,针尖处电阻越来愈大分压越来越高,累积热量越来越多,累积热量计算公式为:q=u*i*t,q表示热量,u表示电压,i表示电流,t表示时间,累积热量增加最终会造成测试针卡的针尖融化烧毁。

10、如图4所示,是现有分立器件idss测试方法的流程图;现有分立器件idss测试方法包括如下步骤:

11、步骤s101、浮动源1/2/3/4init,init表示初始化。浮动源1/2/3/4表示四个浮动源。浮动源1对应于图2a中所示的所述第一浮动源202a,浮动源2对应于所述第二浮动源202b、浮动源3对应于所述第三浮动源202c和浮动源4对应于所述第四浮动源202d。

12、步骤s102、浮动源1/2/3fv。浮动源1/2/3fv表示对第一至第三块所述浮动源进行fv操作。所述fv操作表示为所述浮动源提供激励电压。

13、步骤s103、浮动源4fv。浮动源4fv表示对第四块所述浮动源进行fv操作。

14、步骤s104、wait t0 ms,t0表示浮动源4fv之后以及后续浮动源4mi之前的稳定时间,稳定时间的大小能根据所测产品的实际特性进行设定,例如根据曲线301对应的idss所需要的稳定时间进行设定。

15、步骤s105、浮动源4mi,表示对第四块所述浮动源进行mi操作。所述mi操作为对所述第四块浮动源的电流进行测量。

16、步骤s106、浮动源1/2/3/4off,表示关闭所有所述浮动源。

17、步骤s107、output test value,表示输出测试结果,输出的测试结果为对第四块所述浮动源进行所述mi操作的结果。

18、正如前面所述,考虑到产品的差异性,量产测试时必须留够足够的force时间来确保电流稳定,在此期间,被测试die承受不住高压会造成测试回路电流增大,最后会使得针尖处的分压升高,电阻增加,这个一个正反馈,最后造成针尖融化烧毁。如图5所示,是现有分立器件idss测试方法出现烧针时的探针照片;图5中探针单独采用标记203a表示,可以看出区域302中的探针被烧毁。


技术实现思路

1、本专利技术所要解决的技术问题是提供一种分立器件idss测试方法,能在测试过程中探针进行保护,减少烧针发生频率。

2、为解决上述技术问题,本专利技术提供的分立器件idss测试方法包括如下步骤:

3、将多块浮动源形成的叠加电源连接到分立器件的源极和漏极之间并对各所述浮动源进行初始化,所述叠加电源和所述分立器件的所述源极或漏极之间采用的连接结构包括有探针,所述叠加电源用于提供所述分立器件的idss测试所需要的源漏电压。

4、对各块所述浮动源进行fv操作,所述fv操作表示为所述浮动源提供激励电压。

5、在各块所述浮动源的所述fv操作完成并等待一对应的稳定时间后,插入对各所述浮动源的mv操作,所述mv操作表示对所述浮动源的电压进行测量;如果对应块的所述浮动源的所述mv操作结果异常,则将所有所述浮动源都关闭,以减少异常状态下的时间并避免热量累积将探针烧毁。

6、进一步的改进是,各所述浮动源对应的所述稳定时间小于等于1ms。

7、进一步的改进是,所述浮动源的所述mv操作结果异常的判断方法为:

8、如果(vf-vc)的绝对值大于第一设定值,则认为所述浮动源的所述mv操作结果异常。

9、或者,如果(vf-vc)的绝对值和vf的比值大于第二设定值,则认为所述浮动源的所述mv操作结果异常。

10、vf表示所述fv操作所提供的激本文档来自技高网...

【技术保护点】

1.一种分立器件IDSS测试方法,其特征在于,包括如下步骤:

2.如权利要求1所述的分立器件IDSS测试方法,其特征在于:各所述浮动源对应的所述稳定时间小于等于1ms。

3.如权利要求1所述的分立器件IDSS测试方法,其特征在于:所述浮动源的所述MV操作结果异常的判断方法为:

4.如权利要求3所述的分立器件IDSS测试方法,其特征在于:所述第一设定值不大于10V;所述第二设定值不大于5%。

5.如权利要求1所述的分立器件IDSS测试方法,其特征在于:所述浮动源的数量为N,N大于等于2;

6.如权利要求5所述的分立器件IDSS测试方法,其特征在于:所述第N块浮动源为最后进行所述FV操作的所述浮动源;

7.如权利要求6所述的分立器件IDSS测试方法,其特征在于:对第1块至第N-1块中各块所述浮动源进行所述FV操作和所述MV操作的流程包括:

8.如权利要求6所述的分立器件IDSS测试方法,其特征在于:对第1块至第N-1块中各块所述浮动源进行所述FV操作和所述MV操作的流程包括:

9.如权利要求8所述的分立器件IDSS测试方法,其特征在于:对第1块至第N-1块中各块所述浮动源进行所述FV操作和所述MV操作的流程包括:

10.如权利要求6或7或8所述的分立器件IDSS测试方法,其特征在于:在对应的所述浮动源的所述MV操作结果为异常时,还包括对所述MV操作的异常结果进行赋值。

11.如权利要求10所述的分立器件IDSS测试方法,其特征在于:第1块至第N-1块所述浮动源对应的所述MV操作的异常结果的赋值和所述第N块浮动源的所述MV操作的异常结果的赋值设为不同值。

12.如权利要求11所述的分立器件IDSS测试方法,其特征在于:第1块至第N-1块所述浮动源中各所述浮动源对应的所述MV操作的异常结果的赋值设为相同或者不同。

13.如权利要求6所述的分立器件IDSS测试方法,其特征在于:所述第二稳定时间为2ms~2000ms。

14.如权利要求5所述的分立器件IDSS测试方法,其特征在于:第1块至第N-1块所述浮动源提供的所述基础电压的设置方式为:

15.如权利要求1所述的分立器件IDSS测试方法,其特征在于:在所述IDSS测试过程中,所述分立器件的栅极和源极短接。

16.如权利要求10所述的分立器件IDSS测试方法,其特征在于:在所述FV-MI测量完成后,将所有所述浮动源都关闭;

...

【技术特征摘要】

1.一种分立器件idss测试方法,其特征在于,包括如下步骤:

2.如权利要求1所述的分立器件idss测试方法,其特征在于:各所述浮动源对应的所述稳定时间小于等于1ms。

3.如权利要求1所述的分立器件idss测试方法,其特征在于:所述浮动源的所述mv操作结果异常的判断方法为:

4.如权利要求3所述的分立器件idss测试方法,其特征在于:所述第一设定值不大于10v;所述第二设定值不大于5%。

5.如权利要求1所述的分立器件idss测试方法,其特征在于:所述浮动源的数量为n,n大于等于2;

6.如权利要求5所述的分立器件idss测试方法,其特征在于:所述第n块浮动源为最后进行所述fv操作的所述浮动源;

7.如权利要求6所述的分立器件idss测试方法,其特征在于:对第1块至第n-1块中各块所述浮动源进行所述fv操作和所述mv操作的流程包括:

8.如权利要求6所述的分立器件idss测试方法,其特征在于:对第1块至第n-1块中各块所述浮动源进行所述fv操作和所述mv操作的流程包括:

9.如权利要求8所述的分立器件idss测试方法,其特征在于:对第1块至第n-1块中各块所述浮动源进行所述f...

【专利技术属性】
技术研发人员:陈培申谢晋春李晶晶李向阳
申请(专利权)人:上海华虹宏力半导体制造有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1