用于分割的电容器阵列的数字校准技术制造技术

本发明专利技术涉及用于分割的电容器阵列的数字校准技术。具体公开了一种装置，包括相位检测电路，所述相位检测电路响应于输入时钟信号和反馈时钟信号来生成控制信号。所述装置还包括时钟信号生成电路，其包括精细电容器和粗略电容器，所述时钟信号生成电路响应于控制信号的改变而改变影响输出时钟信号的电容器的电容。所述装置还包括测量电路，所述测量电路确定具有与粗略电容器之一的电容最接近匹配的复合电容的精细电容器的校准数目。

【技术实现步骤摘要】

本专利技术涉及电子电路，并且更具体地,涉及用于分割的电容器阵列的数字校准技 术。
技术介绍
例如数字锁相环路和数字延迟锁定环路的数字锁定环路可以生成一个或者多个周期性的输出时钟信号。
技术实现思路
根据本专利技术的一些实施方式，一种装置，包括相位检测电路，其响应于输入时钟信 号和反馈时钟信号生成控制信号。所述装置还包括时钟信号生成电路，所述时钟信号生成 电路包括精细电容器和粗略电容器。所述时钟信号生成电路响应于控制信号的变化而改变 影响输出时钟信号的电容器的电容。所述装置还包括测量电路，所述测量电路确定具有如 下复合电容的精细电容器的校准数目，所述符合电容与粗略电容器之一的电容最接近地匹 配。本专利技术的各种目的、特征以及优势将在考虑了下述详细的描述和附图之后变得明Mo附图说明图1示出了根据本专利技术一个实施方式的数字锁相环路(PLL)的一个示例；图2示出了根据本专利技术一个实施方式的数控振荡器(DCO)的一个示例；图3A示出了根据本专利技术一个实施方式的可以按照轮流交织的方式测量器件的两 个频率之间差值的测量电路；图3B示出了根据本专利技术另一个实施方式的可以按照轮流交织的方式测量器件的 两个频率之间差值的测量电路；图4示出了根据本专利技术一个实施方式的数字环路滤波器的部分以及数字锁相环 路(PLL)中的数控振荡器或延迟锁定环路(DLL)中的延迟链的部分；图5示出了根据本专利技术一个实施方式的数控延迟锁定环路(DLL)电路的一个示 例；图6示出了根据本专利技术一个实施方式的在节点处具有可变电容的数字延迟锁定 环路的延迟链中的延迟电路的一个示例；图7是可以包括本专利技术的方面的现场可编程门阵列(FPGA)的简化的部分框图；图8示出了可以实施本专利技术技术的示例性数字系统的框图。具体实施例方式图1示出了根据本专利技术一个实施方式的数字锁相环路(PLL)电路100的一个示例。PLLlOO包括继电式相位频率检测器(BBPFD)电路101、数字环路滤波器102、数控振荡 器(DCO) 103以及分频器电路104。PLL100通常制作在例如可编程逻辑集成电路或是专用 集成电路(ASIC)的集成电路上。可编程逻辑集成电路包括现场可编程门阵列(FPGA)以及 可编程逻辑器件(PLD)。继电式相位频率检测器101对输入参考时钟信号CLKl的相位与由分频器电路104生成的反馈时钟信号FBCLK的相位进行比较。分频器电路104是对来自DC0103的周期性输 出时钟信号CLKOUT的频率进行分割以生成反馈时钟信号FBCLK的频率的计数器电路。相 位频率检测器101生成相位检测器控制信号，其具有指示时钟信号CLKl和FBCLK之间的任 何相位和/或频率差的逻辑状态。相位频率检测器101响应于CLKl和FBCLK之间的相位 和/或频率差的变化而改变数字相位检测器控制信号的逻辑状态。数字环路滤波器102从相位频率检测器101接收相位检测器控制信号，并且生成 传输到数控振荡器(DCO) 103的输入端的振荡器控制信号。DCO 103还接收输入时钟信号 CLK 102。图1中的时钟信号CLKl和CLK2可以是具有相同频率的相同周期性信号，也可以 是具有不同频率或不同相位的两个不同的周期性信号。DCO 103响应于振荡器控制信号和 时钟信号CLK2而生成周期性的输出时钟信号CLKOUT。DCO 103响应于振荡器控制信号的 变化而改变时钟信号CLKOUT的相位和频率。图2示出了根据本专利技术一个实施方式的数控振荡器(DCO)的一个示例。图2所示 的DCO 200是作为图1所示数字PLL 100 一部分的DCO 103的一个示例。DCO 200包括开 关211-228以及电容器231-248。开关211-228中的每一个例如可以通过用作开关晶体管 的一个或多个场效应晶体管来实现。如图2所示，开关211-228中的每一个的第一端在节点202处耦合至附加振荡器 电路201。开关211-228中的每一个的第二端耦合至相应电容器231-248的第一端。每个 电容器231-248的第二端耦合至接收接地电压的一端。附加振荡器电路201的节点203也 耦合至接收接地电压的一端。每一个电容器231-248与开关211-228中的一个串行耦合。 DCO 200可以包括任何适合数目的电容器，每一个电容器与开关串联耦合。图2中示出的 18个电容器和18个开关仅仅是一个示例。DCO 200例如可以具有成百上千个电容器以及 相同数目的开关。开关211-228的导通状态由数字控制信号的逻辑状态来控制。为了简化绘制，图 2中没有示出该数字控制信号。控制开关211-228的导通状态的数字控制信号是如图1所 示的振荡器控制信号，其由数字环路滤波器102生成。当振荡器控制信号闭合了所有的开 关211-228(即，开关211-228导通)时，电容器231-248彼此并联耦合。断开一个开关指 的是改变该开关的导通状态使得该开关阻止了电流流经该开关。闭合开关指的是改变该开 关的导通状态使得该开关允许电流流过该开关。DCO 200生成一个或多个包括CLKOUT的振荡数字输出时钟信号。DCO 200的该输 出时钟信号可以在节点202或是在DCO 200的其它节点处生成。开关211-228的导通状态 响应于来自滤波器102的数字控制信号的变化而改变。当PLL 100改变了数字控制信号的 逻辑状态时，节点202和203之间的总电容发生变化，从而改变振荡器200所生成的输出时 钟信号的频率和相位。PLL 100增加节点202和203之间的总电容从而降低DC0200的输出 时钟信号的频率。PLL 100降低节点202和203之间的总电容，从而增加输出时钟信号的频率。DCO 200充当模拟-数字转换器，将来自滤波器102的数字控制信号转换为具有可变频 率的周期性输出时钟信号。DCO 200可以是任何合适类型的振荡器。例如，DCO 200可以是环形振荡器、晶体 振荡器或是具有电感器以及一个或多个电容器或变容二极管的LC振荡器。附加的振荡器 电路201包含实施所选择的振荡器架构所需要的电路。例如，附加的振荡器电路201可以 包括耦合在一起成为一个环路从而实现环形振荡器的一组延迟电路。在该实施方式中，节 点202是延迟电路的延迟环路中的一个节点。作为另一个示例，附加振荡器电路201可以 包括耦合形成LC振荡器的电感器、一个或多个变容二极管以及开关晶体管。DCO 200的输 出时钟信号中的一个可以在节点202处生成。DCO 200具有分割电容器架构，因为电容器237-248中每一个的电容值都大于电容器231-236中每一个的电容值。在理想情况下，电容器231-236的每一个都具有具有相 同的精细电容值CF，并且在理想情况下，电容器237-248的每一个都具有相同的粗略电容 值CC。在理想情况下，电容器237-248中每一个的电容与电容器231-236中每一个的电容 的比(即，CC CF)为固定的比。在DCO 200中，电容器237-248生成粗略电容步长，并且电容器231-236利用精细 电容步长在粗略电容步长之间进行插值(interpolate)。由电容器237-248生成的粗略电 容步长是指每当附加开关217-228断开或是闭合一次时所本文档来自技高网...

【技术保护点】
一种装置，包括：相位检测电路，其响应于输入时钟信号和反馈时钟信号来生成控制信号；时钟信号生成电路，其包括精细电容器和粗略电容器，所述时钟信号生成电路响应于所述控制信号的改变来改变影响输出时钟信号的电容器的电容；以及测量电路，其确定具有与所述粗略电容器之一的电容最接近匹配的复合电容的精细电容器的校准数目。

【技术特征摘要】
US 2008-12-11 12/333,275一种装置，包括相位检测电路，其响应于输入时钟信号和反馈时钟信号来生成控制信号；时钟信号生成电路，其包括精细电容器和粗略电容器，所述时钟信号生成电路响应于所述控制信号的改变来改变影响输出时钟信号的电容器的电容；以及测量电路，其确定具有与所述粗略电容器之一的电容最接近匹配的复合电容的精细电容器的校准数目。2.根据权利要求1所述的装置，其中当影响所述输出时钟信号的粗略电容器的数目改 变时，影响所述输出时钟信号的所述精细电容器的数目基于所述校准数目。3.根据权利要求1所述的装置，其中所述装置被配置用于通过以下操作来增加所述 时钟信号生成电路中的节点处的电容，从而降低所述输出时钟信号的相位将所述粗略电 容器之一耦合至所述节点，并且将数目为校准数目减1个所述精细电容器从所述节点去耦 合，以及其中所述装置被配置用于通过以下操作来降低所述时钟信号生成电路中所述节点处 的电容，从而提升所述输出时钟信号的相位将所述粗略电容器之一从所述节点去耦合，并 且将数目为所述校准数目减1个所述精细电容器耦合至所述节点。4.根据权利要求1所述的装置，其中所述装置是锁相环路，所述时钟信号生成电路是 数控振荡器电路，并且所述锁相环路进一步包括分频器，其响应于所述输出时钟信号来生 成所述反馈时钟信号。5.根据权利要求1所述的装置，其中所述装置是延迟锁定环路，所述时钟信号生成电 路是延迟链，并且所述反馈时钟信号和所述输出时钟信号是相同的信号。6.根据权利要求1所述的装置，其中所述粗略电容器中每一个的电容大于所述精细电 容器中每一个的电容。7.根据权利要求1所述的装置，其中所述相位检测电路包括相位检测器以及耦合至所 述相位检测器的数字环路滤波器。8.根据权利要求1所述的装置，其中所述装置是制造在可编程逻辑集成电路上的电路。9.根据权利要求1所述的装置，其中所述测量电路包括时基电路，其用于生成振荡信号；以及计数器电...

【专利技术属性】
技术研发人员：M穆萨维，
申请(专利权)人：阿尔特拉公司，
类型：发明
国别省市：US[美国]