【技术实现步骤摘要】
本专利技术属于多芯片封装（mcp），尤其涉及一种基于模组的功能晶圆实现方法及一种功能晶圆。
技术介绍
1、近年来，先进封装技术日趋成熟，被越来越多地用于集成多种功能、更大规模的芯片。在集成更多的芯粒的同时，还能提供具有芯片级密度和带宽。这为继续提高计算能力指明了一条新的道路，同时又能充分利用当前的制造工艺，并在此基础上出现了一种令人兴奋的全新晶圆级计算系统。晶圆级计算系统通过利用先进的封装或现场拼接技术将多个芯片/芯粒紧密集成，从而将芯片面积扩展到晶圆级大小，与普通芯片相比，晶圆级计算可提供更多数量级的计算能力和芯片到芯片的带宽密度，同时利用当前的制造工艺而不需要大幅改动，为突破集成电路制造工艺光罩极限对芯片规模的限制开辟了一条新的道路。
2、目前国外已经出现了一些典型的晶圆级计算系统，这些系统有的将整张晶圆作为功能晶圆直接集成，如cerebras的晶圆级系统；有的将多颗切割好且完全相同的kgd芯粒通过互连重构成晶圆级系统，如tsmc的info sow和特斯拉的dojo；也有将计算芯粒和存储芯粒组成tile再进行互连重构成晶圆级系统，如ucla提出研究工作。这些晶圆级计算系统的功能层都是芯粒或者是晶圆，而晶圆可以认为是未切割的芯粒，然后通过封装技术实现芯粒间互连。
3、美国cerebras公司于2019年推出cs-1系统，用于高性能计算和人工智能应用。组成cs-1系统的wse-1芯片使用tsmc 16nm工艺制造，包含1.2万亿个晶体管，拥有40万个低频率同构计算核心，组成cs-2系统的wse-2芯片采用
4、info_sow是台积电面向晶圆级系统推出的特定封装技术，如图1所示。info_sow先将多颗kgd芯片通过再布线（rdl）的方式彼此互连并重构成一张晶圆载体，电源/连接等模组再通过倒装焊接的方式和重构晶圆互连最终形成一个完整的晶圆级系统。该封装方式在功能芯粒间不使用基板或pcb作为互连载体，具有芯片间低延时通信，高带宽密度，低pdn阻抗等优势，从而支持实现更高的计算性能和功率效率。重构晶圆典型的技术指标为线宽线距小于5/5um，芯片凸点节距小于100um，优于基板互连，使得芯片间互连密度更高。芯片和重构晶圆间的互连目前主要是通过倒装焊接的方式来实现。
5、tesla公司于2021年8月推出了d1芯片，用于训练人工智能模型。d1芯片由tsmc制造，采用7nm工艺，集成超过500亿个晶体管，裸片面积为645mm2，接近光刻极限reticle大小。d1芯片支持2-d mesh noc，并集成了442.5m sram，通过dojo接口处理器进行扩展，25颗d1芯片被封装在一起形成一个训练单元（training tile），如图2a、2b所示。
6、ucla的第一个研究工作采用si-if技术互连，如图3所示，共有1024个tile，每个tile含有1个计算芯粒和1个存储芯粒，计算芯粒和存储芯粒的面积分别为7.56mm2和3.465mm2，一个计算芯粒含有14个核心，每个核心有一个自己的64kb sram，并且共享存储芯粒的512kb sram。tile之间通过基于开源bsg ip的网络路由互连。ucla的第二种晶圆级处理器是基于gpu的晶圆级系统，同样采用si-if互连技术，gpm tile通过si-if互连技术，互连架构为分布式2d mesh网络架构。每个gpm tile包含一个500mm2 gpu die和一个200mm23d dram die。
7、晶圆级系统通常面向特定的应用领域设计，其上的功能芯粒、互连网络、封装基板甚至供电、散热等基础设施对于每一个系统都不相同。甚至同一类型应用场景设计的不同的系统，其上的基础设施都无法再利用。而随着集成电路先进工艺的不断发展，这种晶圆级计算系采用的封装基板的设计和生成费用越来越高，甚至达到功能芯粒的部分。
8、现有的这些系统都是直接对功能芯粒或者功能晶圆实施晶圆级封装（wlp）。由于集成电路的设计和生产工艺的特征，不同的功能芯粒在芯粒面积和i/o布局上都很难做到一致，如果考虑使用不同厂商提供的芯粒，这就更难以实现了，因此晶圆级系统的互连和封装等基础设施就变得难以复重利用，这会大大增加系统设计时间和成本。
9、晶圆级计算系统的架构中功能芯粒通常需要集成存储芯粒，这种存储芯粒在物理连接关系上是局部的，功能芯粒直接访问耦合的存储芯粒，对于其它位置的芯粒都是通过互连网络的间接访问，这样功能芯粒和存储芯粒之间的大量信号连接也会占用大量的晶圆级互连布线资源。
10、此外，晶圆级系统的供电也会占用大量晶圆级互连和封装资源，在互连层中实现电源网络需要占用多层的布线资源，对于晶圆级系统上的功能芯粒还会存在多种电源电压需求，这就需要占用更多的布线层用于供电网络。这样会导致芯粒间互连线被压缩，限制互连能力、降低系统性能，这明显和晶圆级计算系统的设计初衷是违背的。解决的办法就是的增加封装的互连层数，这一方面会增加系统成本，更重要的是会挑战封装技术极限，导致无法实现或者良率大大下降。
技术实现思路
1、针对上述问题，本专利技术提出一种基于模组的功能晶圆实现方法，包括：根据功能晶圆的目标功能，在封装基板上设置一组或多组功能模组；基于该功能模组，在该封装基板上设置一组或多组对外i/o模组；将该功能模组之间及该业务功能模组与该对外i/o模组之间进行互连；对该功能模组和该对外i/o模组进行晶圆级封装，获得该功能晶圆。
2、优选的，该功能模组包括功能芯粒，当一组该功能模组内具有多个该功能芯粒时，该功能芯粒之间通过硅转接板或扇出模组互连。
3、优选的，以一组或多组功能模组、一组或多组对外i/o模组及一组或多组电源模组形成一个模组群，将一个或多个模组群封装为该功能晶圆。
4、优选的，通过晶圆互连基板，将该功能模组之间及该业务功能模组与该对外i/o模组之间的互连。
5、本专利技术还提出一种功能圆晶，通过如前所述的基于模组的功能晶圆实现方法获得，该功能圆晶包括：一组或多组功能模组及一组或多组对外i/o模组，并以晶圆级封装获得该功能晶圆。
6、优选的，该功能模组包括功能芯粒，当一组该功能模组内具有多个该功能芯粒时，该功能芯粒之间通过硅转接板或扇出模组互连。
7、优选的，该功能晶圆包括一个或多个模组群，每个该模组群包括一组或多组功能模组、一组或多组对外i/o模组及一组或多组电源模组。
8、优选的，该功能模组之间及该业务功能模组与该对外i/o模组之间通过晶圆互连基板进行互连。
9、本本文档来自技高网...
【技术保护点】
1.一种基于模组的功能晶圆实现方法，其特征在于，包括：
2.如权利要求1所述的功能晶圆实现方法，其特征在于，该功能模组包括功能芯粒，当一组该功能模组内具有多个该功能芯粒时，该功能芯粒之间通过硅转接板互连。
3.如权利要求1所述的功能晶圆实现方法，其特征在于，该功能模组包括功能芯粒，当一组该功能模组内具有多个该功能芯粒时，该功能芯粒之间通过扇出模组互连。
4.如权利要求1所述的功能晶圆实现方法，其特征在于，以一组或多组功能模组、一组或多组对外I/O模组及一组或多组电源模组形成一个模组群，将一个或多个模组群封装为该功能晶圆。
5.如权利要求1所述的功能晶圆实现方法，其特征在于，通过晶圆互连基板，将该功能模组之间及该业务功能模组与该对外I/O模组之间的互连。
6.一种功能圆晶，通过如权利要求1-5任一项所述的基于模组的功能晶圆实现方法获得，其特征在于，该功能圆晶包括：
7.如权利要求6所述的功能圆晶，其特征在于，该功能模组包括功能芯粒，当一组该功能模组内具有多个该功能芯粒时，该功能芯粒之间通过硅转接板互连。
...【技术特征摘要】
1.一种基于模组的功能晶圆实现方法，其特征在于，包括：
2.如权利要求1所述的功能晶圆实现方法，其特征在于，该功能模组包括功能芯粒，当一组该功能模组内具有多个该功能芯粒时，该功能芯粒之间通过硅转接板互连。
3.如权利要求1所述的功能晶圆实现方法，其特征在于，该功能模组包括功能芯粒，当一组该功能模组内具有多个该功能芯粒时，该功能芯粒之间通过扇出模组互连。
4.如权利要求1所述的功能晶圆实现方法，其特征在于，以一组或多组功能模组、一组或多组对外i/o模组及一组或多组电源模组形成一个模组群，将一个或多个模组群封装为该功能晶圆。
5.如权利要求1所述的功能晶圆实现方法，其特征在于，通过晶圆互连基板，将该功能模组之间及该业务功能模组与该对外i/o模组之间的互连。
6....
【专利技术属性】
技术研发人员：刘宏伟，郝沁汾，叶笑春，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。