【技术实现步骤摘要】
本申请涉及存储芯片测试，尤其是一种存储芯片测试平台及其测试控制方法。
技术介绍
1、存储芯片包括多种类型的存储产品，如易失性存储芯片、非易失性存储芯片。一些典型的常用的存储芯片，例如：嵌入式多制层封装芯片(embedded multi-chip package，emcp)、通用多制层封装芯片(universal multi-chip package，umcp)，它们的内部包括了易失性存储、非易失性存储两个部分。基于产品的特性，在传统的量产测试中，一般是分为两个测试流程，分别独立测试对存储芯片中的易失性存储、非易失性存储进行测试。因为针对易失性存储的测试方法、针对非易失性存储的测试方法之间存在差异，所以需要投入较多的成本在产线上建立不同的测试平台，在不同的测试平台上设置有各自测试所需的测试治具、设备等，以完成产品的量产测试。在对多种不同类型的存储芯片进行的量产测试环节中，会使用、换用产线端的多种测试治具，涉及多种测试流程、不同的测试步骤；导致整体的测试流程复杂、测试效率低、测试成本高。
技术实现思路
1、本申请旨在至少解决现有技术中存在的技术问题之一。为此，本申请提出一种存储芯片测试平台及其测试控制方法，能够通过利用兼容性强的存储芯片测试平台对不同类型的存储芯片进行测试，从而降低测试成本，简化测试流程，提高芯片量产测试效率。
2、第一方面，本申请实施例提供了一种存储芯片测试平台的测试控制方法，所述存储芯片测试平台包括：上位机、与所述上位机通信连接的测试治具；其中，所述测试
3、所述方法包括：
4、所述测试控制模块响应于所述上位机发送的测试启动指令，确定接入所述测试座的待测芯片的芯片类型；
5、根据所述芯片类型从所述dram测试接口、所述emmc测试接口、所述ufs测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试；
6、向所述上位机返回芯片测试结果。
7、根据本申请的一些实施例，所述接口选通模块包括：设置在dram测试接口与所述测试座之间的第一开关；设置在emmc测试接口与所述测试座之间的第二开关；设置在ufs测试接口与所述测试座之间的第三开关；所述第一开关、所述第二开关、所述第三开关分别与所述测试控制模块通信连接。
8、根据本申请的一些实施例，所述根据所述芯片类型从所述dram测试接口、所述emmc测试接口、所述ufs测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
9、当所述待测芯片的芯片类型为emcp芯片，确定所述目标测试接口为所述dram测试接口和所述emmc测试接口；
10、当所述目标测试接口为所述dram测试接口、所述emmc测试接口，控制所述第一开关闭合，令所述dram测试接口与所述测试座上待测的所述emcp芯片连接，控制所述第二开关闭合令所述emmc测试接口与所述测试座上待测的所述emcp芯片连接；
11、确定所述目标测试任务包括dram测试任务和emmc测试任务；
12、通过所述dram测试接口执行所述dram测试任务，对所述emcp芯片进行dram测试；并行地，通过所述emmc测试接口执行所述emmc测试任务，对所述emcp芯片进行emmc测试任务；
13、当所述dram测试和所述emmc测试均完成，确认对所述emcp芯片完成测试。
14、根据本申请的一些实施例，所述根据所述芯片类型从所述dram测试接口、所述emmc测试接口、所述ufs测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
15、当所述待测芯片的芯片类型为umcp芯片，确定所述目标测试接口为所述dram测试接口和所述ufs测试接口；
16、当所述目标测试接口为所述dram测试接口、所述ufs测试接口，控制所述第一开关闭合，令所述dram测试接口与所述测试座上待测的所述umcp芯片连接，控制所述第三开关闭合令所述ufs测试接口与所述测试座上待测的所述umcp芯片连接；
17、确定所述目标测试任务包括dram测试任务和ufs测试任务；
18、通过所述dram测试接口执行所述dram测试任务，对所述umcp芯片进行dram测试；并行地，通过所述ufs测试接口执行所述ufs测试任务，对所述umcp芯片进行ufs测试；
19、当所述dram测试和所述ufs测试完成，确认对所述umcp完成测试。
20、根据本申请的一些实施例，根据所述芯片类型从所述dram测试接口、所述emmc测试接口、所述ufs测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
21、当所述待测芯片的芯片类型为dram芯片，确定所述目标测试接口为所述dram测试接口；
22、当所述目标测试接口为所述dram测试接口，控制所述第一开关闭合，令所述dram测试接口与所述测试座上待测的所述dram芯片连接；
23、确定所述目标测试任务包括dram测试任务；
24、通过所述dram测试接口执行所述dram测试任务，对所述dram芯片进行dram测试，以完成测试。
25、根据本申请的一些实施例，所述根据所述芯片类型从所述dram测试接口、所述emmc测试接口、所述ufs测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
26、当所述待测芯片的芯片类型为emmc芯片，确定所述目标测试接口为所述emmc测试接口；
27、当所述目标测试接口为所述emmc测试接口，控制所述第二开关闭合，令所述emmc测试接口与所述测试座上的待测的所述emmc芯片连接；
28、确定所述目标测试任务包括emmc测试任务；
29、通过所述emmc测试接口执行所述emmc测试任务，对所述emmc芯片进行emmc测试，以完成测试。
30、根据本申请的一些实施例，所述根据所述芯片类型从所述dram本文档来自技高网...
【技术保护点】
1.一种存储芯片测试平台的测试控制方法，其特征在于，所述存储芯片测试平台包括：上位机、与所述上位机通信连接的测试治具；其中，所述测试治具包括：测试座、接口选通模块、测试控制模块、包括DRAM测试接口、EMMC测试接口和UFS测试接口的测试接口模块；所述接口选通模块的一端与所述测试座连接，所述接口选通模块的另一端分别与所述DRAM测试接口、所述EMMC测试接口、所述UFS测试接口连接；所述测试控制模块分别与所述测试接口模块、所述接口选通模块通信连接；
2.根据权利要求1所述的存储芯片测试平台的测试控制方法，其特征在于，所述接口选通模块包括：设置在DRAM测试接口与所述测试座之间的第一开关；设置在EMMC测试接口与所述测试座之间的第二开关；设置在UFS测试接口与所述测试座之间的第三开关；所述第一开关、所述第二开关、所述第三开关分别与所述测试控制模块通信连接。
3.根据权利要求2所述的存储芯片测试平台的测试控制方法，其特征在于，所述根据所述芯片类型从所述DRAM测试接口、所述EMMC测试接口、所述UFS测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述
4.根据权利要求2所述的存储芯片测试平台的测试控制方法，其特征在于，所述根据所述芯片类型从所述DRAM测试接口、所述EMMC测试接口、所述UFS测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
5.根据权利要求2所述的存储芯片测试平台的测试控制方法，其特征在于，根据所述芯片类型从所述DRAM测试接口、所述EMMC测试接口、所述UFS测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
6.根据权利要求2所述的存储芯片测试平台的测试控制方法，其特征在于，所述根据所述芯片类型从所述DRAM测试接口、所述EMMC测试接口、所述UFS测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
7.根据权利要求2所述的存储芯片测试平台的测试控制方法，其特征在于，所述根据所述芯片类型从所述DRAM测试接口、所述EMMC测试接口、所述UFS测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
8.一种存储芯片测试平台，其特征在于，包括：
9.根据权利要求8所述的存储芯片测试平台，其特征在于，所述接口选通模块包括：设置在DRAM测试接口与所述测试座之间的第一开关；设置在EMMC测试接口与所述测试座之间的第二开关；设置在UFS测试接口与所述测试座之间的第三开关；所述第一开关、所述第二开关、所述第三开关分别与所述测试控制模块通信连接。
10.根据权利要求8所述的存储芯片测试平台，其特征在于，所述测试治具包括：
...【技术特征摘要】
1.一种存储芯片测试平台的测试控制方法，其特征在于，所述存储芯片测试平台包括：上位机、与所述上位机通信连接的测试治具；其中，所述测试治具包括：测试座、接口选通模块、测试控制模块、包括dram测试接口、emmc测试接口和ufs测试接口的测试接口模块；所述接口选通模块的一端与所述测试座连接，所述接口选通模块的另一端分别与所述dram测试接口、所述emmc测试接口、所述ufs测试接口连接；所述测试控制模块分别与所述测试接口模块、所述接口选通模块通信连接；
2.根据权利要求1所述的存储芯片测试平台的测试控制方法，其特征在于，所述接口选通模块包括：设置在dram测试接口与所述测试座之间的第一开关；设置在emmc测试接口与所述测试座之间的第二开关；设置在ufs测试接口与所述测试座之间的第三开关；所述第一开关、所述第二开关、所述第三开关分别与所述测试控制模块通信连接。
3.根据权利要求2所述的存储芯片测试平台的测试控制方法，其特征在于，所述根据所述芯片类型从所述dram测试接口、所述emmc测试接口、所述ufs测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：
4.根据权利要求2所述的存储芯片测试平台的测试控制方法，其特征在于，所述根据所述芯片类型从所述dram测试接口、所述emmc测试接口、所述ufs测试接口中确定目标测试接口，并控制所述接口选通模块工作令所述目标测试接口与所述待测芯片连接，通过所述目标测试接口执行对应的目标测试任务，对所述待测芯片完成测试，包括：...
【专利技术属性】
技术研发人员：陈晓森，胡秋勇，赖鼐，
申请(专利权)人：珠海妙存科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。