System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种三维新型存储器阵列及其制备方法技术_技高网

一种三维新型存储器阵列及其制备方法技术

技术编号:42899488 阅读:12 留言:0更新日期:2024-09-30 15:15
本发明专利技术公开了一种三维新型存储器阵列及其制备方法,属于半导体(Semiconductor)和CMOS混合集成电路技术领域,采用本发明专利技术可以实现三维1T1S1R阵列架构,从而能大幅度降低1S1R平面阵列对于选通管(Selector)非线性度的要求;并将1T1S1R阵列的存储密度提升到和目前NAND存储器相当的程度,远超过目前的1S1R阵列密度。

【技术实现步骤摘要】

本专利技术属于半导体(semiconductor)和cmos混合集成电路,具体涉及一种与cmos集成的一种基于新型存储器(emerging memory)的阵列架构及其制备方法。


技术介绍

1、随着人工智能、物联网(iot)领域的飞速发展,海量的数据需要存储与处理,且数据的增长量远超摩尔定律的发展。在存储方面,以闪存为代表的非易失性存储器在逐步微缩化的过程中面临着物理极限等诸多限制。因此研究基于新材料、新原理、新结构的新型存储器,诸如阻变存储器(rram)、相变存储器(pcram)、磁阻存储器(mram)和铁电存储器(feram)等变得尤为重要。为了满足这一需求并在小的物理空间内提供高存储容量,3d可堆叠高密度存储器架构是必要的。

2、以rram为代表传统的新型存储器的阵列架构通常可分为三类:1r、1s1r和1t1r。

3、对于1r阵列中,字线和位线交叠组成crossbar结构,每个存储单元面积由其交叠部分决定,可以实现最小面积4f2。但存在泄漏通路和写入串扰等多种问题,实际上无法实现大规模阵列。

4、1s1r,即将rram与非线性开关选通管(selector)串联来抑制抑制泄漏通路和串扰。而选通管因双端结构因其优良的可扩展性、结构简单,不会增加额外面积。可以进行三位堆叠,每个存储单元的有效单元面积仅为4f2/n(n为堆叠的层数),被认为是最有潜力的集成结构。然而选通管的材料体系复杂且器件性能涨落较大,提高了存储器的读取电压阈值,并且选通管提供的非线性有限,在更大规模的阵列漏电依然严重。这些问题都限制了1s1r阵列的实际应用。

5、而目前最常见的是1t1r阵列,这种结构采用晶体管(transisitor)作为选通单元,能关断泄露通路,但每个存储单元所占据面积主要由作为开关器件的三端晶体管决定,每个存储单元所占面积为6f2(f为特征尺寸),这削弱了rram的高扩展性的优势。


技术实现思路

1、为了提升新型存储器例如阻变存储器(rram)、相变存储器(pcram)、磁阻存储器(mram)和铁电存储器(feram)等的1s1r阵列架构的集成规模和存储密度,本专利技术提出了一种三维1t1s1r阵列及其制备方法。本专利技术能大幅度降低1s1r阵列对于选通管(selector)非线性度的要求。并将1t1s1r阵列的存储密度提升到和目前nand存储器相当的程度,远超过目前的1s1r阵列密度。

2、本专利技术采用的技术方案如下:

3、一种三维新型存储器阵列,其特征在于,包括交替堆叠的隔离介质层和存储单元层,在上述交替叠层上设置若干个垂直通孔,在每个垂直通孔内形成一列串联在一起的垂直晶体管,其中垂直晶体管的栅极由介质层、沟道包裹位于垂直通孔的中心,在每一存储单元层内设有由阻变/相变/磁阻/铁电材料与选通材料形成的1s1r单元,该1s1r单元一端与垂直晶体管的沟道相连,组成1t1s1r单元,该1s1r单元的另一端与水平方向位线bl相连,源线sl由垂直晶体管沟道组成,与之对应的字线wl由垂直晶体管的栅极连接组成,每层存储单元层内的1s1r单元由所在层位线bl控制。

4、由阻变/相变/磁阻/铁电材料与选通材料形成的1s1r单元可以是阻变存储器(rram)、相变存储器(pcram)、磁阻存储器(mram)、铁电存储器(feram),在操作阵列时,接入器件所在列晶体管打开而其余列晶体管闭合;1s1r单元所处源线sl与位线bl之间施加有对应的操作电压,非选通bl与sl之间电压一致。通过以上操作方法可以对阵列内的任何存储单元进行存取。相应的,可以同时选通多条bl或多条sl来实现并行访问。

5、本专利技术三维存储器阵列形成于半导体衬底,半导体衬底材料例如硅si、锗ge、锗硅sige、碳化硅sic、砷化镓gaas、氮化镓gan等。或者在一些情况中,衬底是可为绝缘体上硅(soi)衬底,例如玻璃上硅(sog)或蓝宝石上硅(sop)。

6、进一步,本专利技术提供了一种制备三维新型存储器阵列的方法,包括以下步骤:

7、1)在衬底上制备交替堆叠的隔离介质层和位线层;

8、2)光刻刻蚀步骤1)中制备的所有交替叠层,形成若干个垂直通孔;

9、3)对位线材料进行化学反应,将位于垂直通孔一端的位线材料变为选通材料;

10、4)腐蚀位线层的边缘,形成凹槽;

11、5)制备阻变/相变/磁阻/铁电材料,该阻变/相变/磁阻/铁电材料与选通材料形成的1s1r单元;

12、6)腐蚀掉步骤5)中阻变/相变/磁阻/铁电材料的冗余部分;

13、7)在垂直通孔内制备垂直晶体管的沟道材料;

14、8)在垂直通孔内制备生长垂直晶体管的栅介质层材料;

15、9)在垂直通孔内制备垂直晶体管的栅极材料,实现垂直通孔内的串联在一起的垂直晶体管。

16、进一步,隔离介质层优选氧化硅sio2或低介电常数材料(low-k介质),如多孔sio2、多孔sicoh等材料,优选制备工艺为化学气相沉积cvd、等离子体增强化学气相淀积pecvd,介质层厚度为10-1000nm。

17、进一步,选通材料优选氧化钒vox、氧化铌nbox、碲化锗getex、碲化锗getex、硒化锗gesex等材料,以及它们的合金中的一种或多种。制备工艺优选氧化或原子层沉积ald。

18、进一步,阻变材料优选氧化钽(taox)、氧化钛(tiox)、氧化铪(hfox)、氧化锆(zrox)、氧化硅(siox)等及其它们的合金中的一种或多种。制备工艺优选氧化或原子层沉积ald。

19、进一步,相变材料优选锗锑碲合金(getesb)、钪锑碲合金(scsbte)、inagsbte合金、gesb合金、gete合金、sbte合金等,制备工艺优选原子层沉积ald或物理气相淀积pvd。

20、进一步,磁阻材料优选硼酸铝(albo)、氧化镁mgo和氧化铝alox等,制备工艺优选原子层沉积ald。

21、进一步,铁电材料优选钛酸锶(srtiox)、钛酸锆(zrtiox)、钛酸钡(batiox)、铪锆氧(hfzro)、铪铝氧(hfalo)等,制备工艺优选原子层沉积ald。

22、进一步,垂直晶体管的沟道材料优选是igzo、iazo、ito、izo、zno、srtiox、mosx掺杂多晶硅等材料,制备工艺优选等离子体增强化学气相淀积pecvd。

23、进一步,垂直晶体管的栅介质材料优选hfo2、alox、sio2等,制备工艺优选原子层沉积,化学气相淀积cvd和热氧化。

24、进一步,垂直晶体管的栅极材料优选掺杂多晶硅、tinx,制备工艺优选pecvd。

25、进一步,位线材料优选金属钒v、金属铌nb、金属钌ru、金属钨w、金属钽ta、氮化钽tan、金属钛ti、氮化钛tin、金属铪hf、金属铱ir、金属锰mn、金属锌zn、金属铂pt、金属钯pd,金属铜cu本文档来自技高网...

【技术保护点】

1.一种三维新型存储器阵列,其特征在于,包括交替堆叠的隔离介质层和存储单元层,在上述交替叠层上设置若干个垂直通孔,在每个垂直通孔内形成一列串联在一起的垂直晶体管,其中垂直晶体管的栅极由介质层、沟道包裹位于垂直通孔的中心,在每一存储单元层内设有由阻变/相变/磁阻/铁电材料与选通材料形成的1S1R单元,该1S1R单元一端与垂直晶体管的沟道相连,组成1T1S1R单元,该1S1R单元的另一端与水平方向位线BL相连,源线SL由垂直晶体管沟道组成,与之对应的字线WL由垂直晶体管的栅极连接组成,每层存储单元层内的1S1R单元由所在层位线BL控制。

2.如权利要求1所述的三维新型存储器阵列,其特征在于,隔离介质层采用氧化硅或低介电常数材料,隔离介质层厚度为10-1000nm。

3.如权利要求1所述的三维新型存储器阵列,其特征在于,选通材料选自氧化钒VOx、氧化铌NbOx、碲化锗GeTex、碲化锗GeTex、硒化锗GeSex以及它们的合金中的一种或多种。

4.如权利要求1所述的三维新型存储器阵列,其特征在于,阻变材料选自氧化钽TaOx、氧化钛TiOx、氧化铪HfOx、氧化锆ZrOx、氧化硅SiOx及它们的合金中的一种或多种。

5.如权利要求1所述的三维新型存储器阵列,其特征在于,相变材料选自锗锑碲合金GeTeSb、钪锑碲合金ScSbTe、InAgSbTe合金、GeSb合金、GeTe合金或SbTe合金中的一种。

6.如权利要求1所述的三维新型存储器阵列,其特征在于,磁阻材料选自硼酸铝AlBO、氧化镁MgO或氧化铝AlOx中的一种。

7.如权利要求1所述的三维新型存储器阵列,其特征在于,铁电材料选自钛酸锶SrTiOx、钛酸锆ZrTiOx、钛酸钡BaTiOx、铪锆氧HfZrO、铪铝氧HfAlO中的一种。

8.如权利要求1所述的三维新型存储器阵列,其特征在于,垂直晶体管的沟道材料为IGZO、IAZO、ITO、IZO、ZnO、SrTiOx或MoSx掺杂多晶硅。

9.如权利要求1所述的三维新型存储器阵列,其特征在于,垂直晶体管的栅介质材料为HfO2、AlOx或SiO2。

10.如权利要求1所述的三维新型存储器阵列,其特征在于,垂直晶体管的栅极材料为掺杂多晶硅或TiNx。

11.如权利要求1所述的三维新型存储器阵列,其特征在于,半导体衬底材料为硅Si、锗Ge、锗硅SiGe、碳化硅SiC、砷化镓GaAs、氮化镓GaN,或者为绝缘体上硅SOI衬底。

12.一种制备如权利要求1所述三维新型存储器阵列的方法,包括以下步骤:

13.如权利要求12所述的方法,其特征在于,位线选自金属钒V、金属铌Nb、金属钌Ru、金属钨W、金属钽Ta、氮化钽TaN、金属钛Ti、氮化钛TiN、金属铪Hf、金属铱Ir、金属锰Mn、金属锌Zn、金属铂Pt、金属钯Pd、金属铜Cu及其它们的合金中的一种或多种,或采用掺杂多晶硅材料。

14.如权利要求12所述的方法,其特征在于,步骤2)中刻蚀工艺采用RIE、ICP干法刻蚀工艺。

15.如权利要求12所述的方法,其特征在于,上述步骤4)和6)中腐蚀工艺采用湿法腐蚀。

...

【技术特征摘要】

1.一种三维新型存储器阵列,其特征在于,包括交替堆叠的隔离介质层和存储单元层,在上述交替叠层上设置若干个垂直通孔,在每个垂直通孔内形成一列串联在一起的垂直晶体管,其中垂直晶体管的栅极由介质层、沟道包裹位于垂直通孔的中心,在每一存储单元层内设有由阻变/相变/磁阻/铁电材料与选通材料形成的1s1r单元,该1s1r单元一端与垂直晶体管的沟道相连,组成1t1s1r单元,该1s1r单元的另一端与水平方向位线bl相连,源线sl由垂直晶体管沟道组成,与之对应的字线wl由垂直晶体管的栅极连接组成,每层存储单元层内的1s1r单元由所在层位线bl控制。

2.如权利要求1所述的三维新型存储器阵列,其特征在于,隔离介质层采用氧化硅或低介电常数材料,隔离介质层厚度为10-1000nm。

3.如权利要求1所述的三维新型存储器阵列,其特征在于,选通材料选自氧化钒vox、氧化铌nbox、碲化锗getex、碲化锗getex、硒化锗gesex以及它们的合金中的一种或多种。

4.如权利要求1所述的三维新型存储器阵列,其特征在于,阻变材料选自氧化钽taox、氧化钛tiox、氧化铪hfox、氧化锆zrox、氧化硅siox及它们的合金中的一种或多种。

5.如权利要求1所述的三维新型存储器阵列,其特征在于,相变材料选自锗锑碲合金getesb、钪锑碲合金scsbte、inagsbte合金、gesb合金、gete合金或sbte合金中的一种。

6.如权利要求1所述的三维新型存储器阵列,其特征在于,磁阻材料选自硼酸铝albo、氧化镁mgo或氧化铝al...

【专利技术属性】
技术研发人员:蔡一茂杨高琦王宗巍鲍盛誉黄如
申请(专利权)人:北方集成电路技术创新中心北京有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1