【技术实现步骤摘要】
本专利技术涉及集成电路领域，更具体地涉及一种栅压自举开关电路。
技术介绍
1、在逐次逼近型adc的设计中，内部dac的设计最为重要。其主要包含两个功能：将输入信号进行低误差采样以及产生两个可进行比较的电压，由比较器对此两个电压进行比较，并获得数字电平以实现模拟信号的转换。而在电路设计中对输入信号进行采样的部分决定了输入信号的精确度，如果采样开关电路设计不够完善可能最终导致adc输出的数字信号的有效位下降。
2、其中，sar adc常见的采样结构有很多种：传统型开关采样结构、低功耗电容开关采样结构、单调开关采样结构等。目前市场上大量5m以下14bit以下的sar adc使用的为传统型开关采样结构，其电路结构如图1所示：图1所示为4bit sar adc的电路结构示意图。在图1所示结构中，采样时开关s1闭合，电压vpos和电压vneg相同，开关s1为普通的互补开关结构(如图2所示结构)，则在此时开关s1的导通电阻ron为：
3、ron＝ronn//ronp
4、即n型mos开关电阻并联p型mos开关电阻(如图2所示，ronn为n型mos管的等效电阻值，ronp为p型mos管的等效电阻值)，经计算得：
5、
6、其中μn，μp，cox分别为n型mos管的载流子迁移率、p型mos管的载流子迁移率和栅氧化层单位电容。vdd(图未示)为电源电压，vin为采样时vpos和vneg的电压，vthn和vthp分别为n型mos管和p型mos管的开启阈值电压。
7、在上式中，因为
8、另外，考虑电荷注入问题导致的非线性，图1所示的开关s1采用图2所示的传输门形式开关(mos开关)，且在图2所示结构中p型mos管和n型mos管尺寸相同以消除电荷注入；且在设计中，mos开关需要较小的电阻以不影响采样时间。ct和ctn为频率相同相位相反的控制信号。
9、在上述互补开关结构中，差分和单端的时候不能共用同一组电容阵列，单端模式需要的电容为差分的2倍，所以导致电容值和电容面积增大，增大了整个电路的功耗与生产成本。
10、因此，有必要提供一种该改进的栅压自举开关电路用于在共模电压采样结构中来克服上述缺陷。
技术实现思路
1、本专利技术的目的是提供一种应栅压自举开关电路，本专利技术的栅压自举开关电路消除了开关mos管的阻抗的非线性，且提高了adc的转换速度。
2、为实现上述目的，本专利技术提供了一种栅压自举开关电路，主要用于共模电压采样结构，其包括ldo(低压差线性稳压器)、第一mos管、第二mos管、第三mos管及电压控制单元，外部参考电压输入所述ldo的正相输入端，其反相输入端与输出端连接，所述ldo的输出端输出共模电压；所述第一mos管的漏极、第三mos管的源极均与ldo的输出端连接，所述第一mos管的源极与第二mos管的漏极连接，所述第二mos管的源极与第三mos管的漏极连接，外部两组电容阵列分别连接在所述第二mos管的源极与漏极上；所述电压控制单元与外部电源连接，且所述电压控制单元分别与所述第一mos管、第二mos管、第三mos管的栅连接，以将外部电源电压作为栅源电压输入至所述第一mos管、第二mos管、第三mos管。
3、较佳地，所述第一mos管、第二mos管、第三mos管均为n型mos管。
4、较佳地，所述第一mos管、第二mos管、第三mos管的宽长比均大于100。
5、较佳地，所述电压控制单元包括第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管、第十一mos管、第十二mos管及第一电容，所述第四mos管的栅极、第六mos管的栅极、第五mos管的源极、第九mos管的漏极均与第二mos管的栅极连接，所述第四mos管的漏极与ldo的输出端连接，所述第四mos管的源极与第十二mos管的漏极、第八mos管的源极、第一电容的一端共同连接，第五mos管的漏极与第一电容的另一端、第六mos管的漏极共同连接，第五mos管的栅极与第八mos管的漏极、第七mos管的源极共同连接，第九mos管的源极与第十mos管的源极、第十一mos管的漏极共同连接，第十mos管的源极与第十二mos管的源极均接地；外部电源分别输入所述第六mos管的源极、第七mos管的漏极、第九mos管的栅极、第十mos管的漏极；外部第一时钟信号分别输入所述第十mos管的栅极、第十一mos管的栅极、第十二mos管的栅极；外部第二时钟信号分别输入第七mos管的栅极、第八mos管的栅极。
6、较佳地，外部第一时钟信号与第二时钟信号频率相同，相位相反。
7、较佳地，所述第四mos管的宽长比大于60。
8、较佳地，所述第一电容的电容值大于1pf。
9、与现有技术相比，本专利技术的栅压自举开关电路的所述电压控制单元分别与第一mos管、第二mos管、第三mos管的栅极连接，从而给栅压自举开关电路的第一mos管、第二mos管、第三mos管提供相同的较高的栅源电压，消除了栅压自举开关电路中各个开关mos管由于输入不同导致的阻抗非线性问题，同时使得开关mos管的阻抗达到最小值，提高了adc的转换速度。
10、通过以下的描述并结合附图，本专利技术将变得更加清晰，这些附图用于解释本专利技术的实施例。
本文档来自技高网...【技术保护点】
1.一种栅压自举开关电路，主要用于共模电压采样结构，其特征在于，包括LDO、第一MOS管、第二MOS管、第三MOS管及电压控制单元，外部参考电压输入所述LDO的正相输入端，其反相输入端与输出端连接，所述LDO的输出端输出共模电压；所述第一MOS管的漏极、第三MOS管的源极均与LDO的输出端连接，所述第一MOS管的源极与第二MOS管的漏极连接，所述第二MOS管的源极与第三MOS管的漏极连接，外部两组电容阵列分别连接在所述第二MOS管的源极与漏极上；所述电压控制单元与外部电源连接，且所述电压控制单元分别与所述第一MOS管、第二MOS管、第三MOS管的栅连接，以将外部电源电压作为栅源电压输入至所述第一MOS管、第二MOS管、第三MOS管。
2.如权利要求1所述的栅压自举开关电路，其特征在于，所述第一MOS管、第二MOS管、第三MOS管均为N型MOS管。
3.如权利要求2所述的栅压自举开关电路，其特征在于，所述第一MOS管、第二MOS管、第三MOS管的宽长比均大于100。
4.如权利要求1所述的栅压自举开关电路，其特征在于，所述电压控制单元包括第四MO
5.如权利要求4所述的栅压自举开关电路，其特征在于，外部第一时钟信号与第二时钟信号频率相同，相位相反。
6.如权利要求4所述的栅压自举开关电路，其特征在于，所述第四MOS管的宽长比大于60。
7.如权利要求4所述的栅压自举开关电路，其特征在于，所述第一电容的电容值大于1pf。
...【技术特征摘要】
1.一种栅压自举开关电路，主要用于共模电压采样结构，其特征在于，包括ldo、第一mos管、第二mos管、第三mos管及电压控制单元，外部参考电压输入所述ldo的正相输入端，其反相输入端与输出端连接，所述ldo的输出端输出共模电压；所述第一mos管的漏极、第三mos管的源极均与ldo的输出端连接，所述第一mos管的源极与第二mos管的漏极连接，所述第二mos管的源极与第三mos管的漏极连接，外部两组电容阵列分别连接在所述第二mos管的源极与漏极上；所述电压控制单元与外部电源连接，且所述电压控制单元分别与所述第一mos管、第二mos管、第三mos管的栅连接，以将外部电源电压作为栅源电压输入至所述第一mos管、第二mos管、第三mos管。
2.如权利要求1所述的栅压自举开关电路，其特征在于，所述第一mos管、第二mos管、第三mos管均为n型mos管。
3.如权利要求2所述的栅压自举开关电路，其特征在于，所述第一mos管、第二mos管、第三mos管的宽长比均大于100。
4.如权利要求1所述的栅压自举开关电路，其特征在于，所述电压控制单元包括第四mos管、第五mos管、第六mos管、第七mos管、第八mos管、第九mos管、第十mos管、第十一mos...
【专利技术属性】
技术研发人员：汪伦，郭向阳，
申请(专利权)人：四川和芯微电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。