System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构制造技术_技高网

半导体结构制造技术

技术编号:42893886 阅读:12 留言:0更新日期:2024-09-30 15:12
本发明专利技术公开一种半导体结构,包括基底与电容器结构。电容器结构设置在基底上方。电容器结构包括第一电极层、第二电极层与第一介电层。第二电极层设置在第一电极层上。第一介电层设置在第一电极层与第二电极层之间。第一介电层为包括至少一个第一氮化硅层与至少一个第一高介电常数介电层的复合介电层。

【技术实现步骤摘要】

本专利技术涉及一种半导体结构,且特别是涉及一种包括电容器结构的半导体结构。


技术介绍

1、电容器是广泛应用于半导体结构中的元件。目前,常通过降低位于两个电极之间的介电层的厚度来提升电容器的电容值。然而,由于介电层的厚度变小,因此会导致电容器的可靠度降低。常见的解决方法是通过高介电常数介电层来作为电容器中的介电层,以提升电容器的电容值。此外,若要提升电容器的可靠度,则高介电常数介电层必须具有足够的厚度。然而,由于高介电常数介电层的沉积速度较慢,因此会导致生产量(throughput)下降。


技术实现思路

1、本专利技术提供一种半导体结构,其可提升电容器结构的电容值与可靠度,且可提高生产量。

2、本专利技术提出一种半导体结构,包括基底与电容器结构。电容器结构设置在基底上方。电容器结构包括第一电极层、第二电极层与第一介电层。第二电极层设置在第一电极层上。第一介电层设置在第一电极层与第二电极层之间。第一介电层为包括至少一个第一氮化硅层与至少一个第一高介电常数介电层的复合介电层。

3、依照本专利技术的一实施例所述,在上述半导体结构中,第一高介电常数介电层的材料例如是氧化铝(al2o3)、氧化锆(zro2)或氧化钽(ta2o5)。

4、依照本专利技术的一实施例所述,在上述半导体结构中,电容器结构还可包括第三电极层与第二介电层。第三电极层设置在第二电极层上。第二介电层设置在第二电极层与第三电极层之间。

5、依照本专利技术的一实施例所述,在上述半导体结构中,第二介电层的材料例如是氮化硅或高介电常数介电材料。

6、依照本专利技术的一实施例所述,在上述半导体结构中,第二介电层可为包括至少一个第二氮化硅层与至少一个第二高介电常数介电层的复合介电层。

7、依照本专利技术的一实施例所述,在上述半导体结构中,第二高介电常数介电层的材料例如是氧化铝(al2o3)、氧化锆(zro2)或氧化钽(ta2o5)。

8、依照本专利技术的一实施例所述,在上述半导体结构中,电容器结构还可包括第三电极层与第二介电层。第三电极层设置在第一电极层与基底之间。第二介电层设置在第三电极层与第一电极层之间。

9、依照本专利技术的一实施例所述,在上述半导体结构中,第二介电层的材料例如是氮化硅或高介电常数介电材料。

10、依照本专利技术的一实施例所述,在上述半导体结构中,还可包括介电结构。介电结构设置在基底上。电容器结构可设置在介电结构中。

11、依照本专利技术的一实施例所述,在上述半导体结构中,介电结构可包括第二介电层、第三介电层与第四介电层。第二介电层设置在基底上。第三介电层设置在第二介电层上。第四介电层设置在第三介电层上。半导体结构还可包括第一导电层与第二导电层。第一导电层设置在第二介电层中。第二导电层设置在第三介电层与第四介电层中。第二导电层设置在第一导电层上。第二导电层电连接于第一导电层。

12、依照本专利技术的一实施例所述,在上述半导体结构中,第二导电层可包括通孔(via)与导线。通孔设置在第三介电层中。导线设置在第四介电层中。导线可连接于通孔。

13、依照本专利技术的一实施例所述,在上述半导体结构中,通孔与导线可为一体成型。

14、依照本专利技术的一实施例所述,在上述半导体结构中,电容器结构可设置在第三介电层中。

15、依照本专利技术的一实施例所述,在上述半导体结构中,介电结构还可包括顶盖层与终止层。顶盖层设置在第二介电层与第三介电层之间。终止层设置在第三介电层与第四介电层之间。

16、依照本专利技术的一实施例所述,在上述半导体结构中,顶盖层可覆盖部分第一导电层。

17、依照本专利技术的一实施例所述,在上述半导体结构中,电容器结构可设置在顶盖层上。

18、依照本专利技术的一实施例所述,在上述半导体结构中,电容器结构可设置在终止层与顶盖层之间。

19、依照本专利技术的一实施例所述,在上述半导体结构中,半导体结构,还可包括第三导电层与第四导电层。第三导电层设置在第三介电层与第四介电层中。第三导电层设置在第一电极层上。第三导电层可电连接于第一电极层。第四导电层设置在第三介电层与第四介电层中。第四导电层设置在第二电极层上。第四导电层可电连接于第二电极层。

20、依照本专利技术的一实施例所述,在上述半导体结构中,半导体结构,还可包括第一阻障层、第二阻障层、第三阻障层与第四阻障层。第一阻障层设置在第一导电层与介电结构之间。第二阻障层设置在第二导电层与介电结构之间以及第二导电层与第一导电层之间。第三阻障层设置在第三导电层与介电结构之间以及第三导电层与第一电极层之间。第四阻障层设置在第四导电层与介电结构之间以及第四导电层与第二电极层之间。

21、依照本专利技术的一实施例所述,在上述半导体结构中,还可包括顶盖层(cappinglayer)。顶盖层设置在介电结构中。顶盖层设置在电容器结构上。

22、基于上述,在本专利技术所提出的半导体结构中,第一介电层设置在第一电极层与第二电极层之间,且第一介电层为包括至少一个第一氮化硅层与至少一个第一高介电常数介电层的复合介电层。因此,可提升电容器结构的电容值与可靠度,且可提高生产量。

23、为让本专利技术的上述特征和优点能更明显易懂,下文特举实施例,并配合所附的附图作详细说明如下。

本文档来自技高网...

【技术保护点】

1.一种半导体结构,包括:

2.如权利要求1所述的半导体结构,其中所述第一高介电常数介电层的材料包括氧化铝、氧化锆或氧化钽。

3.如权利要求1所述的半导体结构,其中所述电容器结构还包括:

4.如权利要求3所述的半导体结构,其中所述第二介电层的材料为氮化硅或高介电常数介电材料。

5.如权利要求3所述的半导体结构,其中所述第二介电层为包括至少一个第二氮化硅层与至少一个第二高介电常数介电层的复合介电层。

6.如权利要求5所述的半导体结构,其中所述第二高介电常数介电层的材料包括氧化铝、氧化锆或氧化钽。

7.如权利要求1所述的半导体结构,其中所述电容器结构还包括:

8.如权利要求7所述的半导体结构,其中所述第二介电层的材料为氮化硅或高介电常数介电材料。

9.如权利要求1所述的半导体结构,还包括:

10.如权利要求9所述的半导体结构,其中

11.如权利要求10所述的半导体结构,其中所述第二导电层包括:

12.如权利要求11所述的半导体结构,其中所述通孔与所述导线为一体成型。

13.如权利要求10所述的半导体结构,其中所述电容器结构设置在所述第三介电层中。

14.如权利要求10所述的半导体结构,其中所述介电结构还包括:

15.如权利要求14所述的半导体结构,其中所述顶盖层覆盖部分第一导电层。

16.如权利要求14所述的半导体结构,其中所述电容器结构设置在所述顶盖层上。

17.如权利要求14所述的半导体结构,其中所述电容器结构设置在所述终止层与所述顶盖层之间。

18.如权利要求10所述的半导体结构,其中所述半导体结构,还包括:

19.如权利要求18所述的半导体结构,其中所述半导体结构,还包括:

20.如权利要求9所述的半导体结构,还包括:

...

【技术特征摘要】

1.一种半导体结构,包括:

2.如权利要求1所述的半导体结构,其中所述第一高介电常数介电层的材料包括氧化铝、氧化锆或氧化钽。

3.如权利要求1所述的半导体结构,其中所述电容器结构还包括:

4.如权利要求3所述的半导体结构,其中所述第二介电层的材料为氮化硅或高介电常数介电材料。

5.如权利要求3所述的半导体结构,其中所述第二介电层为包括至少一个第二氮化硅层与至少一个第二高介电常数介电层的复合介电层。

6.如权利要求5所述的半导体结构,其中所述第二高介电常数介电层的材料包括氧化铝、氧化锆或氧化钽。

7.如权利要求1所述的半导体结构,其中所述电容器结构还包括:

8.如权利要求7所述的半导体结构,其中所述第二介电层的材料为氮化硅或高介电常数介电材料。

9.如权利要求1所述的半导体结构,还包括:

10.如权利要求9所述的半导体结构...

【专利技术属性】
技术研发人员:樱井道雄张守仁魏易玄王尉霖
申请(专利权)人:力晶积成电子制造股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1