【技术实现步骤摘要】
本申请涉及集成电路，尤其涉及存算一体运算电路。
技术介绍
1、随着人工智能技术的快速迭代，存算一体技术以数据存储和处理相结合，成为未来计算架构重要组成部分。而非易失存储器件由于其存储数据的断电非易失性备受关注。
2、目前，存算一体应用于矩阵乘加运算的场景较多，且精度要求逐渐升高。高精度的存算一体方案多通过数字存算一体形式进行实现，导致了电路灵活性差、面积和功耗开销高等问题。而模拟存算一体通常基于电流运算的形式完成数据的加和操作，这导致了较高的功耗。此外，非易失存储器件通常还会面对开关比较小的问题，因此需要引入参考器件或参考信号的比较电路以确保运算的精度；并且，为了实现高精度多比特的输入数据和权重数据，还需要引入额外的辅助电路进行实现，这导致了电路复杂度的提高。
技术实现思路
1、本申请提供存算一体运算电路，用以提供一种无需复杂的电路，就能确保运算精度的技术方案。
2、本申请提供一种存算一体运算电路，所述电路包括：存储阵列模块、参考阵列模块、运算放大器、比例放大模块以及数据存储模块。
3、所述运算放大器的第一输入端与所述存储阵列模块的输出端相连接，第二输入端与所述参考阵列模块的输出端和所述比例放大模块的第一端相连接，所述运算放大器的输出端与所述比例放大模块的第二端相连接，所述比例放大模块的第三端和所述数据存储模块相连接。
4、所述运算放大器用于根据所述存储阵列模块基于输入信号生成的输出信号阵列，以及所述参考阵列模块用于基于输入信号生成的
5、所述比例放大模块用于对所述比较信号阵列进行对应比例的加权，得到运算信号阵列。
6、所述数据存储模块，用于存储不同运算周期的所述运算信号阵列。
7、在一种可选的实施方式中，所述比例放大模块包括比例放大单元和比例调整单元。
8、所述比例放大单元的第一端与所述运算放大器的第二输入端连接，第二端与所述运算放大器的输出端连接，用于根据所述输入信号的运算周期，对所述比较信号阵列进行第一对应比例的放大，得到放大信号阵列。
9、所述比例调整单元的第一端与所述运算放大器的输出端连接，第二端与所述存储模块相连接，用于根据所述输入信号的运算周期，对所述放大信号阵列进行第二对应比例的调整，得到所述运算信号阵列。
10、在一种可选的实施方式中，所述比例放大单元包括多个并联的第一支路和第一控制子单元，每个所述第一支路包括第三电阻和第一开关。
11、所述第三电阻的一端与所述运算放大器的第二输入端连接，另一端通过所述第一开关与所述运算放大器的输出端连接，所述第一控制子单元与所述多个第一支路中的所述第一开关的控制端相连接，用于根据所述输入信号的运算周期，对所述多个第一支路中的目标第一支路进行选通；所述目标第一支路中的所述第三电阻用于确定所述第一对应比例。
12、在一种可选的实施方式中，所述电路还包括匹配电阻，所述匹配电阻的一端与所述运算放大器的第一输入端相连接，另一端接地。
13、其中，所述匹配电阻的阻值由所述存储阵列模块的总等效电阻的阻值、所述参考阵列模块的总等效电阻的阻值以及所述比例放大单元进行选通后的等效电阻的阻值确定。
14、在一种可选的实施方式中，所述比例调整单元包括多个并联的第二支路以及第二控制子单元，每个所述第二支路包括充电晶体管和第二开关。
15、所述充电晶体管的第一端用于连接外部电源，第二端通过所述第二开关与所述存储模块连接，第三端与所述运算放大器的输出端连接；所述第二控制子单元与所述多个第二支路中的第二开关的控制端相连接，用于根据所述输入信号的运算周期，对所述多个第二支路中的目标第二支路进行选通。
16、所述目标第二支路中的充电晶体管用于确定所述第二对应比例，并输出对应的运算信号至存储模块。
17、在一种可选的实施方式中，所述数据存储模块包括电容，所述电容的第一端与所述第二开关远离所述充电晶体管的一端相连接，第二端接地；所述电容用于存储所述运算信号阵列。
18、在一种可选的实施方式中，所述电路还包括模数转换模块，所述模数转换模块与所述电容的第一端相连接，用于将所述电容的电压转换为数字信号。
19、在一种可选的实施方式中，所述电路还包括数模转换模块，所述数模转换模块与所述存储阵列模块的输入端和所述参考阵列模块的输入端相连接，用于将数字输入信号调制为模拟电压信号，并输入至所述存储阵列和所述参考阵列，其中，所述模拟电压信号为所述输入信号。
20、在一种可选的实施方式中，所述比较信号阵列中的当前信号由所述输入信号、所述比例放大单元根据当前运算周期选通后的等效电阻、在所述当前运算周期，所述存储阵列模块与所述输入信号进行运算的行电阻值，以及在所述当前运算周期，所述参考阵列模块与所述输入信号进行运算的行电阻值确定。
21、在一种可选的实施方式中，所述数据存储模块的当前充电电流由所述比较信号阵列中的当前信号，以及在所述当前运算周期，所述比例调整单元进行选通后的等效跨导确定。
22、本申请提供的技术方案中，利用运算放大器对存储阵列输出的输出信号和参考阵列输出的参考信号阵列进行运算，可消除存储阵列中存储器件开关比较低对计算精度的影响。且本申请根据所述输入信号的运算周期，利用比例放大模块计算运算放大器执行加减运算后的放大系数，可以在不同运算周期对输入信号进行不同比例的加权的数据累加，从而提高了运算精度。
23、再者，本申请利用运算放大器实现了输出信号阵列和参考信号阵列的减法运算，相对于现有技术中模拟存算一体电路使用额外的数字减法器模块或辅助电路实现数据列电压值和参考列电压值的减法运算，引入了额外的面积开销和功耗开销，本申请无需引入额外的模块或辅助电路，因此，本申请可以提高一种无需复杂电路，就能确保运算精度的技术方案。
本文档来自技高网...【技术保护点】
1.一种存算一体运算电路，其特征在于，所述电路包括：存储阵列模块、参考阵列模块、运算放大器、比例放大模块以及数据存储模块；
2.根据权利要求1所述的存算一体运算电路，其特征在于，所述比例放大模块包括比例放大单元和比例调整单元；
3.根据权利要求2所述的存算一体运算电路，其特征在于，所述比例放大单元包括多个并联的第一支路和第一控制子单元，每个所述第一支路包括第三电阻和第一开关；
4.根据权利要求3所述的存算一体运算电路，其特征在于，所述电路还包括匹配电阻，所述匹配电阻的一端与所述运算放大器的第一输入端相连接，另一端接地；
5.根据权利要求2所述的存算一体运算电路，其特征在于，所述比例调整单元包括多个并联的第二支路以及第二控制子单元，每个所述第二支路包括充电晶体管和第二开关；
6.根据权利要求5所述的存算一体运算电路，其特征在于，所述数据存储模块包括电容，所述电容的第一端与所述第二开关远离所述充电晶体管的一端相连接，第二端接地；所述电容用于存储所述运算信号阵列。
7.根据权利要求6所述的存算一体运算电路，其特征在
8.根据权利要求1-7任一项所述的存算一体运算电路，其特征在于，所述电路还包括数模转换模块，所述数模转换模块与所述存储阵列模块的输入端和所述参考阵列模块的输入端相连接，用于将数字输入信号调制为模拟电压信号，并输入至所述存储阵列和所述参考阵列，其中，所述模拟电压信号为所述输入信号。
9.根据权利要求2-4任一项所述的存算一体运算电路，其特征在于，所述比较信号阵列中的当前信号由所述输入信号、所述比例放大单元根据当前运算周期选通后的等效电阻、在所述当前运算周期，所述存储阵列模块与所述输入信号进行运算的行电阻值，以及在所述当前运算周期，所述参考阵列模块与所述输入信号进行运算的行电阻值确定。
10.根据权利要求9所述的存算一体运算电路，其特征在于，所述数据存储模块的当前充电电流由所述比较信号阵列中的当前信号，以及在所述当前运算周期，所述比例调整单元进行选通后的等效跨导确定。
...【技术特征摘要】
1.一种存算一体运算电路，其特征在于，所述电路包括：存储阵列模块、参考阵列模块、运算放大器、比例放大模块以及数据存储模块；
2.根据权利要求1所述的存算一体运算电路，其特征在于，所述比例放大模块包括比例放大单元和比例调整单元；
3.根据权利要求2所述的存算一体运算电路，其特征在于，所述比例放大单元包括多个并联的第一支路和第一控制子单元，每个所述第一支路包括第三电阻和第一开关；
4.根据权利要求3所述的存算一体运算电路，其特征在于，所述电路还包括匹配电阻，所述匹配电阻的一端与所述运算放大器的第一输入端相连接，另一端接地；
5.根据权利要求2所述的存算一体运算电路，其特征在于，所述比例调整单元包括多个并联的第二支路以及第二控制子单元，每个所述第二支路包括充电晶体管和第二开关；
6.根据权利要求5所述的存算一体运算电路，其特征在于，所述数据存储模块包括电容，所述电容的第一端与所述第二开关远离所述充电晶体管的一端相连接，第二端接地；所述电容用于存储所述运算信号阵列。
7.根据权利要...
【专利技术属性】
技术研发人员：黄炜亮，王戈飞，
申请(专利权)人：致真存储北京科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。