【技术实现步骤摘要】
本专利技术涉及显示，具体涉及一种移位寄存器单元、栅极驱动电路及显示装置。
技术介绍
1、显示装置中不仅仅包括显示面板，还包括对具有像素阵列的显示面板的显示进行控制的栅极驱动电路(也称为行驱动电路)和源极驱动电路(也称为列驱动电路，sourcedriver)，显示面板采用逐行扫描的显示方式，其中栅极驱动电路用于产生扫描信号，使每一行像素依次导通，而源极驱动电路用于在一行像素导通时向其提供数据信号实现像素的显示。
2、栅极驱动电路中包括移位寄存器，该移位寄存器中包括多个级联的移位寄存器单元，其中每一级的移位寄存器单元通常主要由数个晶体管构成，通过向电路输入时钟信号ckv以及输入信号stv/in(也就是起始脉冲信号)，在输出端输出电平信号(也就是gout信号)。
3、移动显示装置对功耗的要求较高，而其中显示屏所占功耗比例尤为重要，显示屏的刷新率直接影响功耗。低刷新率虽然拥有较低的功耗，但低刷新率动态显示效果严重影响显示品质，因此亟需对显示屏的低功耗且不影响显示效果进行研究。
技术实现思路
1、针对现有技术中的问题，本专利技术的目的在于提供一种移位寄存器单元、栅极驱动电路及显示装置，可改善显示装置显示时的功耗且不影响显示效果。
2、本专利技术实施例提供一种移位寄存器单元，包括：
3、输入模块，用于响应第一时钟信号，以将输入信号端的输入信号传输至第一节点；
4、第一控制模块，用于响应第二时钟信号，以将第一电压信号传输至所述第一节点；
5、第二控制模块，用于响应第一时钟信号，以将第二电压信号传输至第二节点；
6、第一输出模块，用于响应所述第二节点的信号，以将所述第一电压信号传输至输出信号端；
7、第二输出模块，用于响应所述第一节点的信号，以将所述第二时钟信号传输至输出信号端；
8、第三控制模块，用于响应控制时钟信号，以将所述第一时钟信号传输至所述第二节点，或将所述第一电压信号传输至所述第一节点；
9、第一电容，连接于所述第一节点和所述输出信号端之间；以及
10、第二电容，连接于第一电压信号端与所述第二节点之间。
11、在一些实施例中，所述输入模块包括第一晶体管，所述第一晶体管的控制端与第一时钟信号引线连接，其第一端与输入信号端连接，其第二端与所述第一节点连接。
12、在一些实施例中，所述第一控制模块包括第二晶体管和第三晶体管；所述第二晶体管的控制端与第二时钟信号引线连接，其第二端与所述第一节点连接；
13、所述第三晶体管的控制端与所述第二节点连接，其第一端与第一电压信号引线连接，其第二端与所述第二晶体管的第一端连接。
14、在一些实施例中，所述第二控制模块包括第四晶体管和第五晶体管，所述第四晶体管的控制端与所述第一时钟信号引线连接，其第一端与第二电压信号引线连接，其第二端与所述第二节点连接；
15、所述第五晶体管的控制端与所述第一节点连接，其第一端与所述第三控制模块的第一输出端连接，其第二端与所述第二节点连接。
16、在一些实施例中，所述第一输出模块包括第六晶体管，所述第六晶体管的控制端与所述第二节点连接，其第一端与第一电压信号引线连接，其第二端与所述输出信号端连接。
17、在一些实施例中，所述第二输出模块包括第七晶体管，所述第七晶体管的控制端与所述第一节点连接，其第一端与所述第二时钟信号引线连接，其第二端与所述输出信号端连接。
18、在一些实施例中，所述第三控制模块包括第八晶体管和第九晶体管，所述控制时钟信号包括第三时钟信号和第四时钟信号；其中，
19、所述第八晶体管的控制端与第三时钟信号引线连接，其第一端与所述第一时钟信号引线连接，其第二端与所述第五晶体管的第一端连接连接；
20、所述第九晶体管的控制端与第四时钟信号引线连接，其第一端与第一电压信号引线连接，其第二端与所述第一节点连接。
21、在一些实施例中，所述第一晶体管至所述第九晶体管均为pmos晶体管。
22、在一些实施例中，所述第三时钟信号引线和所述第四时钟信号引线通过同一信号引线实现。
23、在一些实施例中，所述第一晶体管至第七晶体管为pmos晶体管，所述第八晶体管和所述第九晶体管为nmos晶体管。
24、在一些实施例中，所述第一时钟信号和所述第二时钟信号分别为频率相同且相位相反的脉冲信号。
25、在一些实施例中，在高刷新显示区时，所述第三时钟信号为低电平，所述第四时钟信号为高电平；
26、在低刷新显示区的第一阶段，所述第一时钟信号为低电平，所述第二时钟信号为高电平，所述第三时钟信号设为高电平，所述第四时钟信号为高电平；
27、在静态显示区的第二阶段，所述第一时钟信号为高电平，所述第二时钟信号为低电平，所述第三时钟信号为高电平，所述第四时钟信号为低电平。
28、在一些实施例中，所述第一电压信号为高电平，所述第二电压信号为低电平，所述输入信号为低电平的起始脉冲信号。
29、本专利技术实施例提供了一种栅极驱动电路，包括如上任一项所述的移位寄存器单元。
30、在一些实施例中，多个所述移位寄存器单元以级联的方式电连接，其中，第一级移位寄存器单元的输入信号端连接起始脉冲信号，除最后一级移位寄存器单元外，其余每一级移位寄存器单元的输出信号端均连接接至下一级移位寄存器单元的输入信号端。
31、本专利技术实施例还提供了一种显示装置，包括如上所述的栅极驱动电路。
32、本专利技术所提供的移位寄存器单元、栅极驱动电路及显示装置具有如下优点：
33、所述移位寄存器单元包括输入模块、第一控制模块、第二控制模块、第三控制模块、第一输出模块、第二输出模块、第一电容及第二电容，通过第三控制模块可关闭第二输出模块，仅开启第二输出模块，使移位寄存器单元持续输出高电平信号。通过本专利技术提供的移位寄存器单元形成的栅极驱动电路可动态地调整显示装置的显示区的各区域的刷新率，在不影响显示效果的同时降低显示装置的功耗。
本文档来自技高网...【技术保护点】
1.一种移位寄存器单元，其特征在于，包括：
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的控制端与第一时钟信号引线连接，其第一端与输入信号端连接，其第二端与所述第一节点连接。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制模块包括第二晶体管和第三晶体管；所述第二晶体管的控制端与第二时钟信号引线连接，其第二端与所述第一节点连接；
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第二控制模块包括第四晶体管和第五晶体管，所述第四晶体管的控制端与所述第一时钟信号引线连接，其第一端与第二电压信号引线连接，其第二端与所述第二节点连接；
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一输出模块包括第六晶体管，所述第六晶体管的控制端与所述第二节点连接，其第一端与第一电压信号引线连接，其第二端与所述输出信号端连接。
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第二输出模块包括第七晶体管，所述第七晶体管的控制端与所述第一节点连接，其第一端与所
7.根据权利要求6所述的移位寄存器单元，其特征在于，所述第三控制模块包括第八晶体管和第九晶体管，所述控制时钟信号包括第三时钟信号和第四时钟信号；其中，
8.根据权利要求7所述的移位寄存器单元，其特征在于，所述第一晶体管至所述第九晶体管均为PMOS晶体管。
9.根据权利要求7所述的移位寄存器单元，其特征在于，所述第三时钟信号引线和所述第四时钟信号引线通过同一信号引线实现。
10.根据权利要求9所述的移位寄存器单元，其特征在于，所述第一晶体管至第七晶体管为PMOS晶体管，所述第八晶体管和所述第九晶体管为NMOS晶体管。
11.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一时钟信号和所述第二时钟信号分别为频率相同且相位相反的脉冲信号。
12.根据权利要求7所述的移位寄存器单元，其特征在于，在高刷新显示区时，所述第三时钟信号为低电平，所述第四时钟信号为高电平；
13.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一电压信号为高电平，所述第二电压信号为低电平，所述输入信号为低电平的起始脉冲信号。
14.一种栅极驱动电路，其特征在于，包括如权利要求1至13任一项所述的移位寄存器单元。
15.根据权利要求14所述的栅极驱动电路，其特征在于，多个所述移位寄存器单元以级联的方式电连接，其中，第一级移位寄存器单元的输入信号端连接起始脉冲信号，除最后一级移位寄存器单元外，其余每一级移位寄存器单元的输出信号端均连接接至下一级移位寄存器单元的输入信号端。
16.一种显示装置，其特征在于，包括如权利要求14至15任一项所述的栅极驱动电路。
...【技术特征摘要】
1.一种移位寄存器单元，其特征在于，包括：
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述输入模块包括第一晶体管，所述第一晶体管的控制端与第一时钟信号引线连接，其第一端与输入信号端连接，其第二端与所述第一节点连接。
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制模块包括第二晶体管和第三晶体管；所述第二晶体管的控制端与第二时钟信号引线连接，其第二端与所述第一节点连接；
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第二控制模块包括第四晶体管和第五晶体管，所述第四晶体管的控制端与所述第一时钟信号引线连接，其第一端与第二电压信号引线连接，其第二端与所述第二节点连接；
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一输出模块包括第六晶体管，所述第六晶体管的控制端与所述第二节点连接，其第一端与第一电压信号引线连接，其第二端与所述输出信号端连接。
6.根据权利要求5所述的移位寄存器单元，其特征在于，所述第二输出模块包括第七晶体管，所述第七晶体管的控制端与所述第一节点连接，其第一端与所述第二时钟信号引线连接，其第二端与所述输出信号端连接。
7.根据权利要求6所述的移位寄存器单元，其特征在于，所述第三控制模块包括第八晶体管和第九晶体管，所述控制时钟信号包括第三时钟信号和第四时钟信号；其中，
8.根据权利要求7所述的移位寄存器...
【专利技术属性】
技术研发人员：曾迎祥，肖丽娜，
申请(专利权)人：上海和辉光电股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。