带有整合旁路电容器的紧密半导体封装及其方法技术

本发明专利技术提出了一种带有整合旁路电容器的顶部散热的紧密半导体封装。顶部散热的紧密半导体封装包括一个带有终端引线的电路衬底、各种连接在电路衬底上的半导体芯片、各种用于连接和互联半导体芯片顶部接触区和电路衬底的高度－自适应的互联板、具有第一平顶区域的第一高度－自适应互联板结构以及具有和第一平顶区域一样高的第二平顶高度的第二高度－自适应互联板结构，一个末端带有两个电容器端子的旁路电容器，堆积在两个互联板结构上，并通过第一平顶区域和第二平顶区域连接在互联板结构上，以便减少互联寄生阻抗。

【技术实现步骤摘要】

本专利技术涉及电子系统封装领域。更确切地说，本专利技术用于半导体晶片的物理级封装。
技术介绍
由于具有高集成密度、相当低的静态漏电流以及不断提升的功率容量，功率金属氧化物半导体场效应管仍然广泛应用于开关电源和变频器等电力电子学领域。而且功率金属氧化物半导体场效应管还具有许多非常重要的特点，比如不断增加的集成度、日益减小的封装尺寸以及随之而来的消费者市场上对于散热不断提高的要求。 下面列举一些美国申请12/326， 065中提到的相关原有技术"DirectFET"技术(美国专利6， 624， 522，美国专利7， 285， 866和美国专利申请公开2007/0284722); 名为"含有漏极夹片的半导体芯片封装"的美国专利6， 777， 800 ; 相同受让人的名为"具有互联压窝板的半导体封装"的美国申请11/799,467 ; 名为"带有直连引线的集成电路芯片封装"的美国专利6，249，041 ; 名为"功率器件的自定心电极"的美国专利4， 935， 803 ; 相同受让人的名为"具有互联桥板的半导体封装"的美国专利申请公开 20080087992 ; 相同受让人的名为"用于半导体设备封装的导电夹片"的美国专利申请号 12/130， 663 ; 相同受让人的名为"带有窗式阵列的顶部曝光夹片"的美国专利申请号 12/237953 ; 在2008年5月18-22日，于佛罗里达州奥兰多市举行的第20届关于功率半导体 设备&集成电路的国际研讨会的IEEE会议论文集的第315-318页，T. Hashimoto等人发表 了一篇名为"带有贴装电容的用于稳压器中减小的寄生电感的系统级封装"的论文，该论文 提出了一种用于稳压器(VR)的贴装输入电容的先进的系统级封装(SiP)。为了便于叙述， 下文中将该论文简称为"IEEE论文"。图1来自于IEEE论文，一个含有寄生电感(Lsl-Ls6) 的单相稳压电路以及一个系统级封装(SiP)，此封装带有高边和低边金属氧化物半导体场 效应管和一个驱动集成电路。相应地，图1A和图1B分别为在印刷电路板(PCB)上的系统 级封装(SiP)的横截面示意图。 在图1A所示的系统级封装(SiP)中，输入电容贴装于印刷电路板上，金属氧化物 半导体场效应管通过铜引脚连接到引线框上。由于从输入电容到系统级封装之间存在寄生 电感(图1中的Lsl和Ls6)，由此算出系统级封装的寄生电感为0.87nH。在图1B所示的 贴装输入电容的先进的系统级封装中，由于从输入电容到系统级封装之间存在一个微型回 路，因此寄生电感减小了 50%以上(从0. 87nH减小至0. 39nH)。金属氧化物半导体场效应 管的上层电极(即高边金属氧化物半导体场效应管的漏极与低边金属氧化物半导体场效5应管的源极)通过贴装输入电容的铜引脚连接在引线框上。高边和低边金属氧化物半导体 场效应管贴装在同一个引线框上，引线框连接在输出电感上。将高边金属氧化物半导体场 效应管晶片翻转，以使其漏极朝上，便于连接到输入电容的正极端子上。图1B所示的先进 的系统级封装的另一优点在于，其贴装电容的等效串联电阻(ESR)较低，有利于降低谐振 电流带来的电容损失。 因此，IEEE论文中所述的封装概念，是基于标准底部漏极金属氧化物半导体场效 应管晶片的倒装晶片方法。铜引脚用于将金属氧化物半导体场效应管晶片的顶部连接到引 线框上。就IEEE论文中提供的照片来看，尽管关于输入电容Cin是如何贴装在系统级封装 的顶部上的结构细节较为有限，但是并没有证据可以证明系统级封装在用于增大输入电容 顶部散热的微型接触孔外面的顶部曝光。另一结论是除了输入电容Cin的末端之外，IEEE 论文中所述的系统级封装，在高边和低边金属氧化物半导体场效应管芯片的上方，并没有 大范围的顶部曝光。 因此，鉴于以上所述的原有技术，在降低系统级封装的寄生电感与电阻、降低其输 入电容的等效串联电阻(ESR)、以及减少其封装热阻的同时，仍然十分需要进一步减小带有 整合输入电容功率半导体器件系统级封装的尺寸。
技术实现思路
本专利技术提出了一种带有整合旁路电容器的紧密半导体封装。此紧密半导体封装包 括 —个带有数个终端引线的电路衬底，用于外部电接线； 数个底面连接在电路衬底上面的半导体芯片； 数个高度_自适应的互联板，用于将每个半导体芯片的顶部接触区连接和互联至 电路衬底上，在三维成型的同时，适应顶部接触区和电路衬底之间的高度差，于是形成顶部 接触区与终端引线之间的电接线； 第一个高度_自适应的互联板结构具有一个第一平顶区域，第二个高度_自适应 的互联板结构具有一个第二平顶区域，此区域与第一平顶区域一样高； —个带有两个末端电容器端子的旁路电容器，堆积在两个互联板结构上，并通过 第一平顶区域和第二平顶区域连接在互联板结构上。 所述的两个末端电容器端子，可以位于电容器的对面末端处，可以是缠绕结构，或 者仅仅位于电容器的底面上。 作为一种实质结构变化的形式，高度_自适应的互联板分为 第一低热阻紧密互联板，用于将半导体芯片的顶部接触区同电路衬底连接和互 联。 第二低热阻堆积式互联板的每一个互联板都堆积、互联在选定的紧密互联板上， 以便增加紧密半导体封装的有效顶端散热，并/或优化与旁路电容器的连接。 此结构可以细化为，紧凑半导体的封装含有一种成型封装剂，用于密封半导体封 装的大部分，只曝光平顶区域的顶部。或者，也可选用成型封装剂密封半导体封装的大部 分，只曝光旁路电容器的顶部，以保持有效的顶端散热。 此结构可以改进为，至少一个堆积式互联板的顶部，在其连接紧密互联板的相应位置处含有一个外围突出部。此突出部最大限度地占据了堆积式互联板的顶面积，用于为 下面的紧密互联板散热，而不受其他区域的限制。同样道理，每个紧密互联板的形状和尺寸 都不依赖于它对应的堆积式互联板的顶面积，以使它们在半导体芯片上相应的连接面积达 到最大，这就降低了它们的关联扩散电阻。可以通过部分刻蚀堆积式互联板的底面，制造外 围突出部。也可以通过三维成型一个堆积式互联板，制造外围突出部。 另一典型实施例是，紧密互联板或堆积式互联板包含数个锁扣环，这些锁扣环同 周围的数个终端引线互相啮合，以使半导体芯片在半导体封装过程中的旋转蠕动最小。 另一典型实施例是，电路衬底可以是一个带有导电芯片座的引线框，以便连接半 导体芯片。或者，电路衬底也可以是一个带有数个散热孔的叠片电路，以便增强底部散热。 另一典型实施例是，半导体芯片和旁路电容器都是功率转换电路输出级的组成元 件，其中半导体芯片包含一个源极位于底部的高边(BSHS)金属氧化物半导体场效应管和 一个低边(LS)金属氧化物半导体场效应管。 本专利技术提出了另一种可选的带有整合旁路电容器的紧密半导体封装，它包括 —个带有第一终端引线的电路衬底，以便外部电接线； 第一高度-自适应的互联板，以便与半导体芯片的顶部接触区连接，形成用于外 部电接线的第二终端引线，在三维成型的同时，适应顶部接触区和第二终端引线之间的高度差。 第一高度-自适应互联板的第一互联板结构具有一个第一平顶区域，第二高 度_自适应互联板的第二互联板结构具有一个第二平顶区域，此区域与第一平顶区域一样 高。 —个带有两个末端本文档来自技高网...

【技术保护点】
一种带有整合旁路电容器的紧密半导体封装，其特征在于，该半导体封装包括：一个带有数个终端引线的电路衬底，用于外部电接线；数个底面连接在电路衬底上面的半导体芯片；数个高度－自适应的互联板，用于将每个半导体芯片的顶部接触区连接和互联至电路衬底上，在三维成型的同时，适应顶部接触区和电路衬底之间的高度差，于是形成顶部接触区与终端引线之间的电接线；第一个高度－自适应的互联板结构具有一个第一平顶区域，第二个高度－自适应的互联板结构具有一个第二平顶区域，此区域与第一平顶区域一样高；一个带有两个末端电容器端子的旁路电容器，堆积在两个互联板结构上，并通过第一平顶区域和第二平顶区域连接在互联板结构上；其中，旁路电容器紧密整合在半导体封装内，降低了互联寄生阻抗。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：弗兰茨娃赫尔伯特，刘凯，
申请(专利权)人：万国半导体有限公司，
类型：发明
国别省市：US[美国]