【技术实现步骤摘要】
本专利技术涉及芯片设计管理，尤其涉及一种高速lpddr电路设计的功耗优化方法及系统。
技术介绍
1、高速lpddr电路设计是指针对低功耗双数据速率存储器的设计工作，旨在实现高速、低功耗、高密度的存储器解决方案。而lpddr是一种专为移动设备设计的dram，它具有低功耗、高带宽和低延迟的特点，因此在移动设备中被广泛采用。但目前设计高速lpddr电路时不能够及时调整信号电路布局、温度问题和串扰行为，从而导致出现功耗输出过高或者功耗不稳定的现象，大幅降低了高速lpddr电路的信号传输速率，严重时会由于高功耗温度不断升高导致故障烧坏，影响高速lpddr电路的运行性能，无法满足实际信号处理需求，故而需研发一种能够通过多方面优化高速lpddr电路功耗的方法来解决上述问题。
技术实现思路
1、本专利技术克服了现有技术的不足，提供了一种高速lpddr电路设计的功耗优化方法及系统。
2、为达上述目的，本专利技术采用的技术方案为：
3、本专利技术第一方面提供了一种高速lpddr电路设计的功耗优化方法，包括以下步骤：
4、获取高速lpddr电路分布模型图，基于高速lpddr电路分布模型图标记出异常传输电路，并构建气泡图对异常电路处于信号传输速率下对应的实际运行温度值进行分析，得到待优化的功耗异常电路；
5、通过示波器获取待优化的功耗异常电路的实际信号接收波形，并计算出实际波形干扰失真率，基于实际波形干扰失真率调整待优化的功耗异常电路与邻近信号电路之间的间距
6、对工作频率提升后所述待优化的功耗异常电路的制造工艺进行分析，以获取控制存储器访问待优化的功耗异常电路的访问冲突率，基于访问冲突率计算出校准后的时钟缓冲器，并通过校准后的时钟缓冲器优化时钟路径，并对待优化的功耗异常电路的电源安装点位进行重新布局，生成最佳高速lpddr电路布局方案；
7、构建曲线图分析高速lpddr电路的温度变化，得到温度变化偏差幅度，引入马尔科夫链计算温度变化偏差幅度导致高速lpddr电路故障的概率，并基于概率偏差值调整高速lpddr电路的运行性能，以提升电路稳定性进而优化功耗。
8、进一步的，本专利技术的一个较佳的实施例中，所述获取高速lpddr电路分布模型图，基于高速lpddr电路分布模型图标记出异常传输电路，并构建气泡图对异常电路处于信号传输速率下对应的实际运行温度值进行分析，得到待优化的功耗异常电路，具体包括以下步骤：
9、获取高速lpddr电路的内部电路图像信息，并基于所述内部电路图像信息提取出内部电路分布特征，根据所述内部电路分布特征构建出高速lpddr电路分布模型图；
10、获取高速lpddr电路的连接节点数量，基于所述连接节点数量将高速lpddr电路分布模型图划分为若干个子分布模型图，获取各子分布模型图中传输电路在预设时间节点的信号传输速率，并根据多个信号传输速率在高速lpddr电路分布模型图中只标记出大于预设信号传输速率的传输电路，定义为异常传输电路；
11、构建气泡图，同时获取所述异常传输电路处于信号传输速率下对应的实际运行温度值，将所述各子分布模型图中传输电路在预设时间节点的信号传输速率和异常传输电路处于信号传输速率下对应的实际运行温度值导入气泡图中进行拟合，拟合完成后，获取各子分布模型图的气泡体积值；
12、判断各子分部模型图的气泡体积值是否大于预设气泡体积值，若大于，则提取出大于预设气泡体积值对应的子分布模型图中的传输电路，定义为过载状态传输电路；
13、获取过载状态传输电路在预设时间段内的传输功耗变化率，预设欧氏距离阈值，计算传输功耗变化率与预设功耗变化率之间的欧氏距离，将小于预设欧氏距离阈值的欧氏距离所对应的过载状态传输电路进行标记，得到待优化的功耗异常电路。
14、进一步的，本专利技术的一个较佳的实施例中，所述通过示波器获取待优化的功耗异常电路的实际信号接收波形，并计算出实际波形干扰失真率，基于实际波形干扰失真率调整待优化的功耗异常电路与邻近信号电路之间的间距，并获取相应的干扰屏蔽技术进行应用，以降低串扰优化功耗，具体包括以下步骤：
15、预设起始时间戳与终止时间戳，并获取待优化的功耗异常电路在起止时间戳至终止时间戳区间内的实际信号串扰幅值，若实际信号串扰幅值大于预设信号串扰幅值，则通过示波器对待优化的功耗异常电路处于起止时间戳至终止时间戳区间内接收到的信号波形，得到待优化的功耗异常电路的实际信号接收波形；
16、获取高速lpddr电路输入待优化的功耗异常电路中的标准信号输入波形，计算实际信号接收波形与标准信号传输波形之间的散列值，根据散列值确定出导致待优化的功耗异常电路传输标准信号传输波形最终形成实际信号接收波形的实际波形干扰失真率；
17、通过大数据网络获取邻近信号电路干扰的波形干扰失真率，判断实际波形干扰失真率是否大于所述邻近信号电路干扰的波形干扰失真率，若大于，则预设优化范围阈值，基于优化范围阈值规划出待优化的功耗异常电路周围相邻的若干条邻近信号电路；
18、计算实际波形干扰失真率与邻近信号电路干扰的波形干扰失真率之间的误差值，同时计算待优化的功耗异常电路与每条邻近信号电路之间的实际间距，基于所述误差值调整待优化的功耗异常电路与邻近信号电路之间的实际间距；
19、通过调整后，若实际波形干扰失真率仍大于邻近信号电路干扰的波形干扰失真率，则基于大数据网络获取导致产生波形干扰失真率的n个干扰因子，引入因子分析算法计算每个干扰因子与实际波形干扰失真率之间的因子关联度，得到多个因子关联度；
20、提取出因子关联度大于预设因子关联度相对应的干扰因子，定义为疑似干扰因子，基于疑似干扰因子在大数据网络中获取相对应的干扰屏蔽技术，并将干扰屏蔽技术应用于高速lpddr电路，降低信号传输串扰以优化功耗。
21、进一步的，本专利技术的一个较佳的实施例中，所述对工作频率提升后所述待优化的功耗异常电路的制造工艺进行分析，以获取控制存储器访问待优化的功耗异常电路的访问冲突率，基于访问冲突率计算出校准后的时钟缓冲器，并通过校准后的时钟缓冲器优化时钟路径，并对待优化的功耗异常电路的电源安装点位进行重新布局，生成最佳高速lpddr电路布局方案，具体包括以下步骤：
22、获取高速lpddr电路的实际应用场景，基于所述实际应用场景分析高速lpddr电路是否需要提升工作频率，若需要，则获取实际应用场景所需的目标工作频率；
23、获取高速lpddr电路在未降低信号传输串扰时提升至目标工作频率的功耗峰值，定义为优化前功耗峰值，以及降低信号传输串扰后提升至目标工作频率的功耗峰值，定义为优化后功耗峰值，并计算出所述优化前功耗峰值与优化后功耗峰值之间的峰值偏差；
24、判断所述峰值偏差是否处于预设峰值偏差范围内，若不处于，则分析高速lpddr电路中待优化的功耗异常电路的制本文档来自技高网...
【技术保护点】
1.一种高速LPDDR电路设计的功耗优化方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种高速LPDDR电路设计的功耗优化方法，其特征在于，所述获取高速LPDDR电路分布模型图，基于高速LPDDR电路分布模型图标记出异常传输电路，并构建气泡图对异常电路处于信号传输速率下对应的实际运行温度值进行分析，得到待优化的功耗异常电路，具体包括以下步骤：
3.根据权利要求1所述的一种高速LPDDR电路设计的功耗优化方法，其特征在于，所述通过示波器获取待优化的功耗异常电路的实际信号接收波形，并计算出实际波形干扰失真率，基于实际波形干扰失真率调整待优化的功耗异常电路与邻近信号电路之间的间距，并获取相应的干扰屏蔽技术进行应用，以降低串扰优化功耗，具体包括以下步骤：
4.根据权利要求1所述的一种高速LPDDR电路设计的功耗优化方法，其特征在于，所述对工作频率提升后所述待优化的功耗异常电路的制造工艺进行分析，以获取控制存储器访问待优化的功耗异常电路的访问冲突率，基于访问冲突率计算出校准后的时钟缓冲器，并通过校准后的时钟缓冲器优化时钟路径，并对待优化的功耗
5.根据权利要求4所述的一种高速LPDDR电路设计的功耗优化方法，其特征在于，所述若访问时序冲突优化后的实际峰值偏差仍不处于预设峰值偏差范围内，则基于对高速LPDDR电路中待优化的功耗异常电路的电源安装点位进行重新布局，以生成最佳高速LPDDR电路布局方案，具体包括以下步骤：
6.根据权利要求1所述的一种高速LPDDR电路设计的功耗优化方法，其特征在于，所述构建曲线图分析高速LPDDR电路的温度变化，得到温度变化偏差幅度，引入马尔科夫链计算温度变化偏差幅度导致高速LPDDR电路故障的概率，并基于概率偏差值调整高速LPDDR电路的运行性能，以提升电路稳定性进而优化功耗，具体包括以下步骤：
7.一种高速LPDDR电路设计的功耗优化系统，其特征在于，所述一种高速LPDDR电路设计的功耗优化系统包括存储器与处理器，所述存储器中储存一种高速LPDDR电路设计的功耗优化方法程序，所述一种高速LPDDR电路设计的功耗优化方法程序被所述处理器执行时，实现以下步骤：
...【技术特征摘要】
1.一种高速lpddr电路设计的功耗优化方法，其特征在于，包括以下步骤：
2.根据权利要求1所述的一种高速lpddr电路设计的功耗优化方法，其特征在于，所述获取高速lpddr电路分布模型图，基于高速lpddr电路分布模型图标记出异常传输电路，并构建气泡图对异常电路处于信号传输速率下对应的实际运行温度值进行分析，得到待优化的功耗异常电路，具体包括以下步骤：
3.根据权利要求1所述的一种高速lpddr电路设计的功耗优化方法，其特征在于，所述通过示波器获取待优化的功耗异常电路的实际信号接收波形，并计算出实际波形干扰失真率，基于实际波形干扰失真率调整待优化的功耗异常电路与邻近信号电路之间的间距，并获取相应的干扰屏蔽技术进行应用，以降低串扰优化功耗，具体包括以下步骤：
4.根据权利要求1所述的一种高速lpddr电路设计的功耗优化方法，其特征在于，所述对工作频率提升后所述待优化的功耗异常电路的制造工艺进行分析，以获取控制存储器访问待优化的功耗异常电路的访问冲突率，基于访问冲突率计算出校准后的时钟缓冲器，并通过校准后的时钟缓冲器优化时钟路径，并对待优化的功...
【专利技术属性】
技术研发人员：刘德启，
申请(专利权)人：中茵微电子南京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。