【技术实现步骤摘要】
本专利技术属于半导体，具体涉及一种解决硅衬底上异质外延氮化镓中位错密度高的问题的外延方法。
技术介绍
1、以iii族氮化物为代表的第三代半导体具有高禁带宽度、高击穿电场、高饱和电子漂移速度以及强极化等优异的性质，在电力电子领域、射频电子领域以及光电子领域都具有广泛的应用。其中，基于硅(si)衬底的氮化镓外延因其具有大尺寸、低成本、易于硅基集成电路工艺集成等优点，是目前iii族氮化物发展的一条重要的技术路线。
2、然而，由于硅衬底与氮化镓之间存在极大的晶格失配(16.9％)和热失配(54％)，因此，在异质外延时会产生大量的穿透位错。在硅基氮化镓准垂直结构器件中，穿透位错是影响垂直方向漏电、耐压等器件参数的重要因素，高位错密度将会严重影响器件性能，制约硅基氮化镓在电力电子领域的发展潜力；此外，硅基氮化镓micro led的发展也严重受制于其过高的位错密度，而micro led所需的在3-4微米薄膜中实现极低位错密度的要求更是给传统氮化镓外延带来更大的挑战。
3、当前，硅基氮化镓外延已有较为成熟的传统技术路线。由于镓原子对硅衬底具有刻蚀作用，通常在生长氮化镓前会预先生长氮化铝成核层。同时为了在氮化镓外延膜中预置压应力以补偿降温过程中由于硅和氮化镓之间热失配带来的张应力，通常在氮化铝成核层上会生长铝镓氮三元合金或超晶格作为应力缓冲层。然而，这些外延方法均基于传统的两步法，其缺陷在于：成核随机，即成核晶粒的大小、分布不可控；合拢随机，即晶粒之间的并聚不可控。由于晶粒间存在相对扭转、倾转，在晶粒合拢时会产生大量的穿透
技术实现思路
1、为了克服上述现有技术的不足，本专利技术提供一种用于降低硅基氮化镓外延膜位错密度的方法。主要方式是，在硅衬底或硅基氮化镓模板或硅基氮化铝模板上引入周期分布的图形掩膜，随后在掩膜窗口处继续生长氮化镓外延膜。主要原理为：1.在硅衬底或硅基氮化镓模板上覆盖周期性的图形掩膜，后续生长过程中位错只能通过暴露出来的有限的窗口向上延伸，其余位置的位错将会被掩膜阻挡，由此可以降低一部分位错。这部分位错降低的比例可以由掩膜的图形结构控制。掩膜的图形关键参数包括图案周期，图形大小即决定了占空比。提高图形占空比可以有效降低窗口区域面积，从而减小穿透位错的比例。2.在再生长过程中，通过控制生长参数，包括温度、五三比，可以使氮化镓出现侧向生长面。在镜像力的作用下，绝大部分的穿透位错将会出现大幅度向侧向面弯转，甚至产生水平弯转。这部分位错要么与其他位错作用从而湮灭，要么只能终止于掩膜上。因此，绝大部分位错可以通过这种方式消除，从而获得极低位错密度的氮化镓外延层。
2、本专利技术方法简单且快捷有效，对于降低硅基氮化镓的位错密度，将发挥重要作用。
3、本专利技术以二氧化硅掩膜为例，提供的技术方案如下(实际上并不限制于二氧化硅掩膜)：
4、一种制备低位错密度氮化镓外延片的方法，所述方法首先在硅衬底或者硅基氮化镓模板或者硅基氮化铝模板上覆盖特制图案的掩膜，之后再进行氮化镓的外延，具体包括如下步骤：
5、1)在硅衬底或硅基氮化镓模板或者硅基氮化铝模板上面通过包括但不仅限于lpcvd等方法外延一层掩膜，掩膜材质可为包括但不仅限于二氧化硅、氮化硅等用于侧向外延，厚度在100nm～5μm之间；
6、2)通过包括但不限于纳米压印的方法，使掩膜形成六角排列的图形(图形图案的俯视图参见图2)，其中所述图形可以是圆锥、圆柱、圆台、六棱锥、六棱柱、长方体等，图形的周期在1～6μm之间，图形占空比在40～90％之间，图形高度在100nm～4.9μm之间；
7、3)在步骤2)制备的图形掩膜上外延氮化镓，外延分为三步：
8、第一步为三维生长过程，生长温度在850℃-1020℃，五三比为200-2000，生长速度为1μm/h～5μm/h，生长厚度为100nm～5μm，这一步的目的是为了产生侧向生长面，使位错水平弯转；
9、第二步为合拢过程，该过程生长温度为980℃-1100℃，五三比为2000-20000，生长速度为0.05μm/h～2μm/h，这一步目的是使氮化镓合拢形成连续膜；
10、第三步为二维生长过程，该过程生长温度为980℃-1100℃，五三比为2000-10000，生长速度为0.1μm/h～5μm/h。
11、除了硅衬底，上述步骤1)可以采用硅基氮化镓模板，也可以采用硅基氮化铝模板，所述硅基氮化镓模板结构不限，通常是在硅衬底上依次生长氮化铝成核层、铝镓氮或氮化铝/氮化镓超晶格应力缓冲层、氮化镓外延层所获得的硅基氮化镓模板；所述硅基氮化铝模板是在硅衬底上生长氮化铝成核层所获得的硅基氮化铝模板。
12、在步骤2)形成的图形掩膜中，图形占空比优选为60％-90％。
13、上述步骤3)的生长方法可以是金属有机化合物化学气相沉积(mocvd)、分子束外延(mbe)、氢化物气相外延(hvpe)和化学气相沉积(cvd)等。优选的，第一步生长温度为850-950℃，压力为300-600mbar，五三比为500-2000；第二步生长温度为980-1030℃，压力为50-200mbar，五三比为4000-20000。
14、与现有技术相比，本专利技术的有益效果主要是：
15、本专利技术提供的制备硅基氮化镓外延片的方法能够有效降低硅基氮化镓位错密度，通过在硅衬底或硅基氮化镓模板或者硅基氮化铝模板上增加一层图形掩膜，使得在后续生长过程中位错可以大幅度水平弯转湮灭。相较于传统的外延方法，对于位错的湮灭更加高效，能够在更薄的厚度下把位错降低。
本文档来自技高网...【技术保护点】
1.一种制备低位错密度氮化镓外延片的方法，首先在硅衬底或者硅基氮化镓模板或硅基氮化铝模板上覆盖特制图案的掩膜，之后再进行氮化镓的外延，具体包括如下步骤：
2.如权利要求1所述的方法，其特征在于，所述掩膜材质为二氧化硅或氮化硅或其他常见的掩膜材料。
3.如权利要求1所述的方法，其特征在于，步骤2)通过纳米压印的方法形成六角排列的图形。
4.如权利要求1所述的方法，其特征在于，步骤2)中所述图形选自圆锥、圆柱、圆台、六棱锥、六棱柱、长方体之一。
5.如权利要求1所述的方法，其特征在于，步骤1)采用硅基氮化镓模板，所述硅基氮化镓模板是在硅衬底上依次生长氮化铝成核层、铝镓氮或者氮化铝/氮化镓超晶格应力缓冲层、氮化镓外延层所获得的硅基氮化镓模板。
6.如权利要求1所述的方法，其特征在于，步骤1)采用硅基氮化铝模板，所述硅基氮化铝模板是在硅衬底上生长氮化铝成核层所获得的硅基氮化铝模板。
7.如权利要求1所述的方法，其特征在于，在步骤2)形成的图形掩膜中，图形占空比为60％-90％。
8.如权利要求1所述的方法
9.如权利要求1所述的方法，其特征在于，步骤3)中第一步生长温度为850-950℃，压力
...【技术特征摘要】
1.一种制备低位错密度氮化镓外延片的方法，首先在硅衬底或者硅基氮化镓模板或硅基氮化铝模板上覆盖特制图案的掩膜，之后再进行氮化镓的外延，具体包括如下步骤：
2.如权利要求1所述的方法，其特征在于，所述掩膜材质为二氧化硅或氮化硅或其他常见的掩膜材料。
3.如权利要求1所述的方法，其特征在于，步骤2)通过纳米压印的方法形成六角排列的图形。
4.如权利要求1所述的方法，其特征在于，步骤2)中所述图形选自圆锥、圆柱、圆台、六棱锥、六棱柱、长方体之一。
5.如权利要求1所述的方法，其特征在于，步骤1)采用硅基氮化镓模板，所述硅基氮化镓模板是在硅衬底上依次生长氮...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。