【技术实现步骤摘要】
本公开涉及用于数字电路设计的等价性检查的改进方法。
技术介绍
1、电子设计自动化(eda)工具提供用于设计诸如集成电路和印刷电路板之类的电子系统的软件工具。这些工具在芯片设计者用来设计和分析半导体芯片的设计流程中协同工作。由于现代半导体芯片可具有数十亿个组件，因此eda工具对于其设计是必要的。
2、在数字电路设计中，寄存器传输级(rtl)是根据硬件寄存器之间的数字信号(数据)流以及对这些信号执行的逻辑运算来建模同步数字电路的设计抽象。在类似verilog和vhdl的硬件描述语言(hdl)中使用寄存器传输级抽象来创建电路的高级表示，从该高级表示可以得到低级表示和最终的实际布线。
3、同步数字电路典型地包括寄存器(时序逻辑)和组合逻辑。寄存器通常被实施为d触发器，使电路的操作与时钟信号的边沿同步。寄存器典型地是电路中具有存储器属性的唯一元件。组合逻辑执行电路中的所有逻辑功能，并且典型地由逻辑门组成。
4、当用硬件描述语言(hdl)设计数字集成电路时，通常以更高级别的抽象来设计所述设计。在hdl中，设计者声明寄存器，并且通过使用诸如if-then-else的结构和算术运算来描述寄存器传输级(rtl)的组合逻辑。因此，rtl关注描述寄存器之间的信号流。rtl用于集成电路设计过程的逻辑设计阶段。rtl描述通常由逻辑综合工具转换成电路的门级描述。然后，布局和布线工具使用综合结果来创建物理版图。逻辑仿真工具可使用设计的rtl描述来验证其正确性。
5、在电子设计中，网表是对电子电路的连接性的描述。
6、在数字电路设计中，使用等价性检查软件工具来批准设计并验证经综合的网表实现与rtl相同的功能。rtl到网表的验证是复杂的验证域，因为rtl被现代综合工具激进地优化以满足asic(专用集成电路)的功耗、性能、面积(ppa)目标，asic是在一个芯片上组合若干个不同电路的计算机芯片。等价性检查工具验证rtl与网表之间的逻辑锥。
7、当等价性检查软件工具不能发现任何故障但也不能成功验证比较点时，这种验证有时称为“困难验证(hard verification)”。典型地，只有一小部分比较点是困难的。逻辑锥的一些共同特征会导致求解器中止。难以验证的一个类别是对rtl中的不必关心(don’tcare)(x)的处理。在数字逻辑中，不必关心的条件是功能输出无关紧要的输入序列(比特串)。
技术实现思路
1、在一个示例中，本公开的方法包括接收针对芯片的rtl设计，以及标识所接收的rtl设计中至少一个触发条件的存在。该方法还包括生成所接收的rtl设计的电路模型。在电路模型中，标识与所标识的至少一个触发条件相关联的数据路径的端点。该方法还在电路模型中标识与所标识的至少一个触发条件相关联的数据路径中的至少一个数据路径元件。执行与所标识的至少一个触发条件相关联的数据路径的权重计算，其中权重计算基于数据路径中的所标识的至少一个数据路径元件。该方法继续基于权重计算采取一个或多个动作。
本文档来自技高网...【技术保护点】
1.一种用于寄存器传输级RTL芯片设计的linting的方法，所述方法包括：
2.根据权利要求1所述的方法，其中所述至少一个触发条件是越界索引条件。
3.根据权利要求1所述的方法，其中所述至少一个触发条件是显式分配的不必关心的条件。
4.根据权利要求1所述的方法，其中所述至少一个触发条件是经由casex语句的不必关心的条件。
5.根据权利要求1所述的方法，其中所述至少一个触发条件是未完全指定的case语句。
6.根据权利要求1所述的方法，其中所述至少一个触发条件是超出预定长度的异或XOR门链。
7.根据权利要求1所述的方法，其中所述数据路径中的所述至少一个数据路径元件是以下至少一项：乘法器、加法器、减法器、除法运算器、模运算器、XOR、比较器、多路复用器、缓冲器或反相器。
8.根据权利要求1所述的方法，其中所述基于所述权重计算采取所述一个或多个动作包括：生成针对所述芯片的所接收的所述RTL设计中的改变的至少一个推荐。
9.根据权利要求1所述的方法，其中所述基于所述权重计算采取所述一个或
10.根据权利要求10所述的方法，其中所述基于所述权重计算采取所述一个或多个动作包括：生成针对所述下游综合工具的约束参数的至少一个推荐。
11.根据权利要求10所述的方法，其中基于所述权重计算采取所述一个或多个动作包括：为下游综合工具生成不对XOR门的层次链解除分组的推荐。
12.一种系统，包括：
13.根据权利要求12所述的系统，其中所述至少一个触发条件是越界索引条件。
14.根据权利要求12所述的系统，其中所述至少一个触发条件是不必关心的条件的存在。
15.根据权利要求12所述的系统，其中所述至少一个触发条件是未完全指定的case语句。
16.根据权利要求12所述的系统，其中所述至少一个触发条件是超出预定长度的异或XOR门链。
17.根据权利要求12所述的系统，其中所述采取一个或多个动作包括：生成针对所述芯片的所接收的所述RTL设计中的改变的至少一个推荐。
18.根据权利要求12所述的系统，其中所述采取一个或多个动作包括：生成针对下游综合工具的约束参数的至少一个推荐。
19.根据权利要求12所述的系统，其中基于所述权重计算采取所述一个或多个动作包括：为下游综合工具生成不对XOR门的层次链解除分组的推荐。
20.一种非瞬态计算机可读介质，包括所存储的指令，所述指令在由至少一个处理器执行时，使所述至少一个处理器执行方法，所述方法包括：
...【技术特征摘要】
1.一种用于寄存器传输级rtl芯片设计的linting的方法，所述方法包括：
2.根据权利要求1所述的方法，其中所述至少一个触发条件是越界索引条件。
3.根据权利要求1所述的方法，其中所述至少一个触发条件是显式分配的不必关心的条件。
4.根据权利要求1所述的方法，其中所述至少一个触发条件是经由casex语句的不必关心的条件。
5.根据权利要求1所述的方法，其中所述至少一个触发条件是未完全指定的case语句。
6.根据权利要求1所述的方法，其中所述至少一个触发条件是超出预定长度的异或xor门链。
7.根据权利要求1所述的方法，其中所述数据路径中的所述至少一个数据路径元件是以下至少一项：乘法器、加法器、减法器、除法运算器、模运算器、xor、比较器、多路复用器、缓冲器或反相器。
8.根据权利要求1所述的方法，其中所述基于所述权重计算采取所述一个或多个动作包括：生成针对所述芯片的所接收的所述rtl设计中的改变的至少一个推荐。
9.根据权利要求1所述的方法，其中所述基于所述权重计算采取所述一个或多个动作包括：将一个或多个约束传输到下游综合工具。
10.根据权利要求10所述的方法，其中所述基于所述权重计算采取所述一个或多个动作包括：生成针对所述下游综合工...
【专利技术属性】
技术研发人员：H·卡苏里亚，M·帕蒂尔，R·K·奥拉扬，P·M·贾因，I·弗玛，M·曼加尔，J·杜特，J·S·阿吉玛尔，H·S·阿南德，
申请(专利权)人：美商新思科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。