【技术实现步骤摘要】
本申请涉及芯片制造，尤其涉及一种芯片堆叠结构、电子设备。
技术介绍
1、随着半导体工艺的不断发展，用户对电子设备功能的多元化以及信息处理速度的要求不断提高，需要在该电子设备有限的二维布件空间内，设置具有较高集成度和高性能的元器件。目前，为了减小元器件的外形尺寸，可以采用堆叠技术在三维空间内，将多个芯片垂直堆叠以形成上述元器件。然而，该元器件中单个芯片的平面尺寸仍然较大，从而制约了元器件尺寸的进一步减小。
技术实现思路
1、本申请提供一种芯片堆叠结构、电子设备，用于缓解芯片平面尺寸较大的问题。
2、为达到上述目的，本申请采用如下技术方案：
3、本申请的一方面，提供一种芯片堆叠结构，该芯片堆叠结构可以包括载板、第一裸芯片、第二裸芯片以及第三裸芯片。第一裸芯片设置于载板上，第二裸芯片设置于载板和第一裸芯片之间，第三裸芯片设置于载板和第二裸芯片之间。在此情况下，沿远离该载板的方向，第三裸芯片、第二裸芯片以及第三裸芯片依次层叠设置于该载板上。其中，第一裸芯片包括第一接口元件，第二裸芯片包括第二接口元件。此外，上述芯片堆叠结构还包括第一重布线层、第二重布线层、第一导通结构以及第二导通结构。第一导通结构至少贯穿第二裸芯片和第三裸芯片。该第一重布线层设置于第一裸芯片的有源面，且与第一接口元件和第一导通结构电连接。第二导通结构至少贯穿第三裸芯片。第二重布线层设置于第二裸芯片的有源面，且与第二接口元件和第二导通结构电连接。此外，第一重布线层与第二导通结构绝缘，第二重布线层与第一
4、由上述可知，第一重布线层与第一接口元件电连接，使得第一重布线层的一部分可以与第一接口元件构成第一接口电路，该第一接口电路可以与第一导通结构电连接，从而使得第一裸芯片能够通过第一接口电路和第一导通结构与其余元器件实现信号互通。同理，第二重布线层与第二接口元件电连接，使得第二重布线层的一部分可以与第二接口元件构成第二接口电路，该第二接口电路可以与第二导通结构电连接，从而使得第二裸芯片能够通过第二接口电路和第二导通结构与其余元器件实现信号互通。
5、此外，由于第一重布线层与第二导通结构绝缘，第二重布线层与第一导通结构绝缘。在此情况下，第一重布线层和第二重布线层可以采用异构的设置方式，即在制备第一重布线层中的金属走线和第二重布线层的金属走线时，可以采用不同的掩膜板，使得第一重布线层中的金属走线和第二重布线层的金属走线的图案不同。在此情况下，第一重布线层中的金属走线只需要将第一接口元件和第一导通结构电连接，以使得由第一重布线层和第一接口元件构成的第一裸芯片的第一接口电路与第一导通结构电连接，该第一接口电路无需与第二裸芯片的第二接口电路电连接。同理，第二重布线层中的金属图案层只需要将第二接口元件和第二导通结构电连接，以使得由第二重布线层和第二接口元件构成的第二裸芯片的第二接口电路与第二导通结构电连接，该第二接口电路无需与第一裸芯片的第一接口电路电连接。上述第一接口电路和第二接口电路相互绝缘，使得第一裸芯片、第二裸芯片以及第三裸芯片同时处于工作状态时，第一裸芯片的第一接口电路、第二裸芯片的第二接口电路能够分别通过第一导通结构和第二导通结构与其他元器件独立进行信号传输。
6、基于此，相关技术中层叠设置的芯片中，任意两个芯片有源面的重布线层均采用同一个掩膜版制作，即同构设计。在此情况下，每个芯片内需要设置多个接口电路，每个接口电路与所有的垂直互连结构电连接，并通过电路控制同一芯片中多个接口电路中的一个接口电路处于工作状态。这样一来，其余接口电路在实际工作中并未得到有效的利用，从而称为冗余设计，导致芯片的平面尺寸增大。因此，相对于上述同构设计的方案，本申请通过将第一重布线层和第二重布线层异构设计，一个裸芯片中只需要设置一个真正参与工作的接口电路即可，从而能够减少单个裸芯片的接口电路的数量，达到减小芯片堆叠结构平面尺寸的目的。
7、一种可选的实施方式中，第一导通结构包括第一中层导通孔和第一下层导通孔。其中，第一中层导通孔贯穿第二裸芯片，第一中层导通孔的一端与第一重布线层电连接。第一下层导通孔贯穿第三裸芯片，第一下层导通孔的一端与第一中层导通孔的另一端电连接。这样一来，第一导通结构中，相互电连接的第一下层导通孔和第一中层导通孔，可以将第一裸芯片的第一接口电路与其他元器件电连接，从而可以使得第一导通结构能够作为第一裸芯片与其他元器件之间的信号通路，以实现第一裸芯片与其他元器件之间的信号互通。
8、一种可选的实施方式中，第一中层导通孔在第三裸芯片上的垂直投影，与第一下层导通孔的位置重叠。示例的，在第一下层导通孔和第一中层导通孔均为硅通孔的情况下，第一下层导通孔和第一中层导通孔可以同轴设置，且第一下层导通孔和第一中层导通孔的直径相同或近似相同。这样一来，制备第一中层导通孔的掩膜板在对应第一中层导通孔位置的图案，可以与制备第一下层导通孔的掩膜板对应第一下层导通孔位置的图案相同，以减小不同掩膜板之间的图案差异，降低掩膜板的制备难度。
9、一种可选的实施方式中，第一导通结构还包括第一上层导通孔，该第一上层导通孔贯穿第一裸芯片。第一裸芯片上方堆叠的其他裸芯片可以通过第一导通结构与其他裸芯片或者元器件电连接。第一上层导通孔在第三裸芯片上的垂直投影，与第一下层导通孔的位置重叠。这样一来，在第一上层导通孔和第一下层导通孔均为硅通孔的情况下，第一上层导通孔可以与第一中层导通孔和第一下层导通孔同轴设置，且直径相同或近似相同。这样一来，可以减小制备第一上层导通孔的掩膜板与制备第一中层导通孔的掩膜板之间的图案差异，降低掩膜板的制备难度。
10、一种可选的实施方式中，第二导通结构包括第二下层导通孔，第二下层导通孔贯穿第三裸芯片，第二下层导通孔的一端与第二重布线层电连接。这样一来，第二导通结构中的第二下层导通孔可以将第二裸芯片的第二接口电路与其他元器件电连接，从而可以使得第二导通结构能够作为第二裸芯片与其他元器件之间的信号通路，以实现第二裸芯片与其他元器件的信号互通。
11、一种可选的实施方式中，第二导通结构还包括第二中层导通孔和第二上层导通孔。该第二中层导通孔贯穿第二裸芯片，第二中层导通孔在第三裸芯片上的垂直投影，与第二下层导通孔的位置重叠。第二上层导通孔贯穿第一裸芯片，第二上层导通孔在第三裸芯片上的垂直投影，与第二下层导通孔的位置重叠。在第一下层导通孔、第二中层导通孔和第二上层导通孔均为硅通孔的情况下，第二上层导通孔可以与第二中层导通孔和第二下层导通孔同轴设置，且直径相同或近似相同。这样一来，可以减小制备第二上层导通孔的掩膜板与制备第二中层导通孔的掩膜板，以及与制备第二下层导通孔的掩膜板之间的图案差异，降低掩膜板的制备难度。
12、一种可选的实施方式中，第一裸芯片、第二裸芯片以及第三裸芯片为存储裸芯片。芯片堆叠结构还包括逻辑裸芯片，逻辑裸芯片设置于载板上。逻辑裸芯片包括第一逻辑接口元件和第二逻辑接口元件。其中，第一逻辑接口元件与第一导通结构电连接，第二逻辑接本文档来自技高网...
【技术保护点】
1.一种芯片堆叠结构，其特征在于，包括：
2.根据权利要求1所述的芯片堆叠结构，其特征在于，所述第一导通结构包括：
3.根据权利要求2所述的芯片堆叠结构，其特征在于，
4.根据权利要求3所述的芯片堆叠结构，其特征在于，所述第一导通结构还包括:
5.根据权利要求1-4任一项所述的芯片堆叠结构，其特征在于，所述第二导通结构包括：
6.根据权利要求5所述的芯片堆叠结构，其特征在于，所述第二导通结构还包括：
7.根据权利要求1-6任一项所述的芯片堆叠结构，其特征在于，
8.根据权利要求7所述的芯片堆叠结构，其特征在于，
9.根据权利要求8所述的芯片堆叠结构，其特征在于，
10.根据权利要求7-9任一项所述的芯片堆叠结构，其特征在于，
11.根据权利要求10所述的芯片堆叠结构，其特征在于，
12.根据权利要求7-11任一项所述的芯片堆叠结构，其特征在于，
13.根据权利要求12所述的芯片堆叠结构，其特征在于，所述第三导通结构包括：
14
15.根据权利要求7-14任一项所述的芯片堆叠结构，其特征在于，
16.根据权利要求15所述的芯片堆叠结构，其特征在于，所述第四导通结构包括：
17.一种电子设备，其特征在于，包括：
...【技术特征摘要】
1.一种芯片堆叠结构，其特征在于，包括：
2.根据权利要求1所述的芯片堆叠结构，其特征在于，所述第一导通结构包括：
3.根据权利要求2所述的芯片堆叠结构，其特征在于，
4.根据权利要求3所述的芯片堆叠结构，其特征在于，所述第一导通结构还包括:
5.根据权利要求1-4任一项所述的芯片堆叠结构，其特征在于，所述第二导通结构包括：
6.根据权利要求5所述的芯片堆叠结构，其特征在于，所述第二导通结构还包括：
7.根据权利要求1-6任一项所述的芯片堆叠结构，其特征在于，
8.根据权利要求7所述的芯片堆叠结构，其特征在于，
9.根据权利要求8所述的芯片堆...
【专利技术属性】
技术研发人员：陈珑俊，黄天强，刘荣斌，王正波，刘云，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。