【技术实现步骤摘要】
本公开涉及制造半导体器件的方法，并且具体地，涉及在制造半导体器件的过程中提高效率和生产率的方法。
技术介绍
1、半导体器件由于其尺寸小、多功能和/或低成本的特性而正被视为电子行业中的重要元件。半导体器件被分类为用于存储数据的半导体存储器件、用于处理数据的半导体逻辑器件以及包括存储元件和逻辑元件二者的混合半导体器件。
2、随着电子装置最近高速和低功耗的趋势，电子装置中的半导体器件也需要具有高操作速度和/或低操作电压，并且为了满足该需要，有必要增加半导体器件的集成密度。然而，随着半导体器件的集成密度增加，半导体器件可能遭受电特性和生产良率的劣化。因此，正在进行许多研究来改善半导体器件的电特性和生产良率。
技术实现思路
1、本专利技术构思的示例实施例提供了在制造半导体器件的过程中提高效率的方法。
2、本专利技术构思的示例实施例提供了在制造过程中提高生产率的方法。
3、根据本专利技术构思的示例实施例，一种制造半导体器件的方法包括：提供包括单元区域和外围区域的衬底；在所述单元区域上形成单元栅极结构；在所述外围区域上形成外围栅极结构；在所述单元区域上形成位线结构；形成初步导电层以覆盖所述位线结构和所述外围栅极结构；和蚀刻所述初步导电层以形成定位焊盘和外围导电焊盘。蚀刻所述初步导电层包括对所述初步导电层形成下层和光致抗蚀剂层，对所述光致抗蚀剂层执行第一曝光工艺，对所述光致抗蚀剂层执行第二曝光工艺，和使用所述光致抗蚀剂层和所述下层作为蚀刻掩模蚀刻所述初步导电层。
4、根据本专利技术构思的示例实施例，一种制造半导体器件的方法包括：提供包括单元区域和外围区域的衬底；在所述单元区域上形成单元栅极结构；在所述外围区域上形成外围栅极结构；在所述单元区域上形成位线结构；形成节点接触和绝缘栅栏，所述节点接触介于所述位线结构中的相邻位线结构之间，所述绝缘栅栏介于所述节点接触之间；形成初步导电层以覆盖所述位线结构、所述节点接触、所述绝缘栅栏和所述外围栅极结构；和蚀刻所述初步导电层以形成定位焊盘和外围导电焊盘。蚀刻所述初步导电层包括在所述初步导电层上形成下层和光致抗蚀剂层，对所述光致抗蚀剂层上执行第一曝光工艺，在所述光致抗蚀剂层上执行第二曝光工艺，和使用所述光致抗蚀剂层和所述下层作为蚀刻掩模蚀刻所述初步导电层。所述第一曝光工艺是duv光刻工艺，并且第二曝光工艺是euv光刻工艺。
5、根据本专利技术构思的示例实施例，一种制造半导体器件的方法包括：提供包括单元区域和外围区域的衬底；在所述单元区域上形成单元栅极结构；在所述外围区域上形成外围栅极结构；在所述单元区域上形成位线结构；形成初步导电层以覆盖所述位线结构和所述外围栅极结构；和蚀刻所述初步导电层以形成定位焊盘和外围导电焊盘。蚀刻所述初步导电层包括在所述初步导电层上形成下层和光致抗蚀剂层，选择性地对所述单元区域中而非所述外围区域中的所述光致抗蚀剂层执行第一曝光工艺，对所述单元区域和所述外围区域中的所述光致抗蚀剂层执行第二曝光工艺，对所述光致抗蚀剂层执行显影工艺，以形成单元抗蚀剂图案和外围抗蚀剂图案，并且使用下层图案作为蚀刻掩模蚀刻所述初步导电层，所述下层图案分别对应于所述单元区域和所述外围抗蚀剂图案。所述单元抗蚀剂图案的最小尺寸小于所述外围抗蚀剂图案的最小尺寸。
本文档来自技高网...【技术保护点】
1.一种制造半导体器件的方法，所述方法包括：
2.根据权利要求1所述的方法，其中，
3.根据权利要求2所述的方法，其中，所述下层包括多个层。
4.根据权利要求3所述的方法，其中，
5.根据权利要求1所述的方法，其中，所述第一曝光工艺是深紫外光刻工艺。
6.根据权利要求5所述的方法，其中，所述深紫外光刻工艺中的光的波长为193nm或248nm。
7.根据权利要求1所述的方法，其中，对所述光致抗蚀剂层执行所述第二曝光工艺包括：
8.根据权利要求7所述的方法，其中，对所述光致抗蚀剂层的所述第二曝光工艺在所述第一曝光工艺之后执行，而没有在所述第一曝光工艺和所述第二曝光工艺之间执行任何显影工艺。
9.根据权利要求7所述的方法，其中，所述第二曝光工艺是极紫外光刻工艺。
10.根据权利要求9所述的方法，其中，所述极紫外光刻工艺中的光的波长为13.5nm。
11.根据权利要求1所述的方法，其中，使用所述光致抗蚀剂层和所述下层作为所述蚀刻掩模蚀刻所述初步导电层还包括：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。