【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种半导体结构的制作方法和用该方法制作的半导体结构。
技术介绍
1、双极型器件具有少数载流子电导率调制作用，因此双极型高压器件依旧具有非常低的导通电阻。但是，由于过剩载流子的存在，双极型器件的开关损耗很大，开关频率低。因此，双极型器件一般适用于高压低频开关场合。相反，单极型器件工作时没有过剩载流子存在，其开关损耗低，开关速率高。但是，单极型器件的导通电阻因没有少数载流子进行电导率的调制而变得很大。因此，单极型器件往往适用于低压高频开关场合。对硅器件而言，单极型器件的工作电压往往被限制在1000v以下。
2、碳化硅具有约10倍于硅的临界电场。同样电压规格的碳化硅器件与硅器件相比较而言，碳化硅器件的漂移层掺杂浓度为硅器件的100倍，碳化硅器件的漂移层厚度仅为硅器件的1/10，碳化硅器件的漂移层导通电阻较硅器件约低3个数量级。因此，碳化硅单极型器件能够适用于3000v以上的工作条件。碳化硅单极型器件包括肖特基二极管、jfet(结型场效应晶体管，junction field effect transistor)和mosfet(金属-氧化物-半导体-场效应管)等。
3、单极型晶体管包括jfet和mosfet。mosfet存在着沟道迁移率低和栅氧化物可靠性差的问题。与之相比，jfet不需要栅氧化物，也不存在沟道迁移率降低的问题。
4、碳化硅因其材料原因，硬度(h＝9+)较大。在制作jfet时，相比硅，对碳化硅进行深槽刻蚀时更加困难。且sic或gan基材料在制备器件过程中进行刻蚀会
技术实现思路
1、有鉴于此，本申请提供一种半导体结构的制作方法和半导体结构。
2、具体地，本申请是通过如下技术方案实现的：
3、根据本专利技术的一个方面，提供一种半导体结构的制作方法，包括：
4、提供衬底，在所述衬底上形成掩膜层，所述掩膜层具有暴露所述衬底的开口；
5、以所述掩膜层为掩膜，从所述开口处选择性生长第一半导体外延层，所述第一半导体外延层未覆盖所述掩膜层远离所述衬底一侧的表面；
6、去除所述掩膜层，在所述衬底上以及所述第一半导体外延层上二次外延第二半导体外延层，所述第二半导体外延层覆盖所述第一半导体外延层远离所述衬底一侧的表面；其中，所述第二半导体外延层的导电类型与所述第一半导体外延层的导电类型相反；
7、对所述第二半导体外延层进行离子注入，以形成第三半导体外延层，其中，所述第三半导体外延层位于所述第一半导体外延层远离所述衬底的一侧，所述第三半导体外延层与所述第一半导体外延层连通，且所述第三半导体外延层与所述第一半导体外延层的导电类型相同；
8、在所述第二半导体外延层上形成栅极，在所述第三半导体外延层上形成源极，在所述衬底远离所述第二半导体外延层的一侧形成漏极。
9、可选地，所述从所述开口处选择性生长第一半导体外延层之前，还包括：
10、从所述开口处刻蚀所述衬底以形成第一凹槽，所述从所述开口处选择性生长第一半导体外延层包括从所述第一凹槽内选择性生长所述第一半导体外延层。
11、可选地，所述开口在所述衬底上的正投影为条形、圆形、椭圆或多边形中的一种或多种。
12、可选地，所述第一半导体外延层为n型半导体层或p型半导体层；所述第一半导体外延层以及所述第二半导体外延层的掺杂浓度小于1018/cm。
13、可选地，所述第三半导体外延层的掺杂浓度大于1018/cm。
14、可选地，所述衬底的导电类型与所述第一半导体外延层相同，所述衬底的掺杂浓度大于1018/cm。
15、可选地，沿着所述衬底指向所述掩膜层的方向上，所述开口的宽度逐渐减小。
16、可选地，所述在所述衬底上形成所述掩膜层，包括：
17、在所述衬底上形成掩膜材料层，自所述衬底至所述掩膜材料层方向上，所述掩膜材料层的铝元素含量逐渐增大；
18、刻蚀所述掩膜材料层以形成所述开口，所述掩膜材料层转化成所述掩膜层；
19、或包括：
20、在所述衬底上形成掩膜材料层，采用干法刻蚀所述掩膜材料层，控制刻蚀方向以形成所述开口，所述掩膜材料层转化成所述掩膜层，所述刻蚀方向与自所述衬底至所述掩膜材料层的方向之间的夹角为锐角；
21、或包括：
22、在所述衬底上形成占位材料层；采用刻蚀工艺对所述占位材料层图形化以形成占位层，在所述衬底至所述占位层方向上，所述占位层的横截面积逐渐减小；
23、在所述占位层与所述衬底上形成掩膜材料层；抛光所述掩膜材料层直至露出所述占位层，所述掩膜材料层形成所述掩膜层；
24、去除所述占位层，以在所述掩膜层内形成所述开口。
25、可选地，所述开口的侧壁由平面或曲面构成。
26、可选地，所述开口的侧壁为锯齿状；在所述衬底上形成所述掩膜层，包括：
27、在所述衬底上形成多个占位材料层；
28、采用刻蚀工艺对所述多个占位材料层分别图形化以形成多个占位层，其中，在所述衬底至所述多个占位层的方向上，所述多个占位层中至少两个占位层的横截面积不同；
29、在所述多个占位层与所述衬底上形成掩膜材料层；
30、抛光所述掩膜材料层直至露出所述多个占位层中的顶部占位层，以使所述掩膜材料层转化成所述掩膜层；
31、去除所述多个占位层，以在所述掩膜层内形成所述开口。
32、可选地，以所述掩膜层为掩膜，从所述开口处选择性生长第一半导体外延层，包括：
33、所述第一半导体外延层自所述开口的底壁端外延生长至填满所述开口。
34、可选地，所述第一半导体外延层、所述第二半导体外延层、所述第三半导体外延层的材料为sic或gan基材料。
35、根据本专利技术的另一方面，提供一种半导体结构，包括：
36、衬底；
37、位于所述衬底上的第一半导体外延层，其中所述第一半导体外延层暴露所述衬底的部分区域；
38、位于所述衬底的暴露区域上的第二半导体外延层，所述第二半导体外延层的导电类型与所述第一半导体外延层的导电类型相反；
39、位于所述第一半导体外延层上的第三半导体外延层，其中，所述第三半导体外延层与所述第一半导体外延层连通，与所述第一半导体外延层的导电类型相同；
40、位于所述第三半导体外延层上的源极；
41、位于所述第二半导体外延层上的栅极；
42、位于所述衬底远离所述第二半导体外延层一侧的漏极。
43、可选地，所述衬底靠近所述第一半导体外延层的一侧包括第一凹槽，所述第一半导体外延层的底部位于所述第一凹槽中。
44、可选地，所述第一半导体外延层在所述衬底上的正投影为条形、圆形、椭圆或多边形中的一种或多种。
【技术保护点】
1.一种半导体结构的制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述从所述开口(110)处选择性生长第一半导体外延层(11)之前，还包括：
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)在所述衬底(10)上的正投影为条形、圆形、椭圆或多边形中的一种或多种。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一半导体外延层(11)为n型半导体层或p型半导体层；所述第一半导体外延层(11)以及所述第二半导体外延层(12)的掺杂浓度小于1018/cm3。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第三半导体外延层(13)的掺杂浓度大于1018/cm3。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述衬底(10)的导电类型与所述第一半导体外延层(11)相同，所述衬底(10)的掺杂浓度大于1018/cm3。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，沿着所述衬底(10)指向所述掩膜
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述在所述衬底(10)上形成所述掩膜层(20)，包括：
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)的侧壁(110a)由平面或曲面构成。
10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)的侧壁(110a)为锯齿状；在所述衬底(10)上形成所述掩膜层(20)，包括：
11.根据权利要求7至10任一所述的半导体结构的制作方法，其特征在于，以所述掩膜层(20)为掩膜，从所述开口(110)处选择性生长第一半导体外延层(11)，包括：
12.根据权利要求1所述的半导体结构的制作方法，其特征在于，
13.一种半导体结构，其特征在于，包括：
14.根据权利要求13所述的半导体结构，其特征在于，所述衬底(10)靠近所述第一半导体外延层(11)的一侧包括第一凹槽(101)，所述第一半导体外延层(11)的底部位于所述第一凹槽(101)中。
15.根据权利要求13所述的半导体结构，其特征在于，所述第一半导体外延层(11)在所述衬底(10)上的正投影为条形、圆形、椭圆或多边形中的一种或多种。
16.根据权利要求13所述的半导体结构，其特征在于，所述第一半导体外延层(11)为n型半导体层或p型半导体层；所述第一半导体外延层(11)以及所述第二半导体外延层(12)的掺杂浓度小于1018/cm3。
17.根据权利要求13所述的半导体结构，其特征在于，所述第三半导体外延层(13)的掺杂浓度大于1018/cm3。
18.根据权利要求13所述的半导体结构，其特征在于，所述衬底(10)的导电类型与所述第一半导体外延层(11)相同，所述衬底(10)的掺杂浓度大于1018/cm3。
19.根据权利要求13所述的半导体结构，其特征在于，所述第一半导体外延层(11)在背离所述衬底(10)的方向上的横截面积逐渐减小。
20.根据权利要求13所述的半导体结构，其特征在于，所述第二半导体外延层(12)包括第二凹槽，所述栅极(14)位于所述第二凹槽中。
21.根据权利要求13所述的半导体结构，其特征在于，
...【技术特征摘要】
1.一种半导体结构的制作方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述从所述开口(110)处选择性生长第一半导体外延层(11)之前，还包括：
3.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)在所述衬底(10)上的正投影为条形、圆形、椭圆或多边形中的一种或多种。
4.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第一半导体外延层(11)为n型半导体层或p型半导体层；所述第一半导体外延层(11)以及所述第二半导体外延层(12)的掺杂浓度小于1018/cm3。
5.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述第三半导体外延层(13)的掺杂浓度大于1018/cm3。
6.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述衬底(10)的导电类型与所述第一半导体外延层(11)相同，所述衬底(10)的掺杂浓度大于1018/cm3。
7.根据权利要求1所述的半导体结构的制作方法，其特征在于，沿着所述衬底(10)指向所述掩膜层(20)的方向上，所述开口(110)的宽度逐渐减小。
8.根据权利要求7所述的半导体结构的制作方法，其特征在于，所述在所述衬底(10)上形成所述掩膜层(20)，包括：
9.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)的侧壁(110a)由平面或曲面构成。
10.根据权利要求1所述的半导体结构的制作方法，其特征在于，所述开口(110)的侧壁(110a)为锯齿状；在所述衬底(10)上形成所述掩膜层(20)，包括：
11.根据权利要求7至10...
【专利技术属性】
技术研发人员：程凯，
申请(专利权)人：苏州晶湛半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。