【技术实现步骤摘要】
本文公开的实施例涉及包括存储器单元串的存储器阵列以及用于形成包括存储器单元串的存储器阵列的方法。
技术介绍
1、存储器是一种集成电路且在计算机系统中用于存储数据。存储器可制造成个别存储器单元的一或多个阵列。可使用数字线(其也可称作位线、数据线或感测线)和存取线(其也可称作字线)对存储器单元进行写入或从中进行读取。感测线可沿着阵列的列使存储器单元以导电方式互连，且存取线可沿着阵列的行使存储器单元以导电方式互连。可通过感测线和存取线的组合对每个存储器单元进行唯一寻址。
2、存储器单元可以是易失性、半易失性或非易失性的。非易失性存储器单元可在不通电的情况下将数据存储很长的时间段。非易失性存储器在常规上被指定为具有至少约10年保留时间的存储器。易失性存储器会消散，且因此经刷新/重写以维持数据存储。易失性存储器可能具有数毫秒或更少的保留时间。无论如何，存储器单元经配置以在至少两个不同的可选择状态保留或存储存储内容。在二进制系统中，所述状态被视作“0”或“1”。在其它系统中，至少一些个别存储器单元可经配置以存储多于两个层级或状态的信息。
3、场效应晶体管是一种可用于存储器单元中的电子组件。这些晶体管包括其间具有半导电沟道区的一对导电源极/漏极区。导电栅极邻近于沟道区且通过薄的栅极绝缘体与沟道区分开。向栅极施加合适的电压允许电流通过沟道区从源极/漏极区中的一者流动到另一者。当从栅极移除电压时，电流在很大程度上被阻止流经沟道区。场效应晶体管还可包含额外结构，例如，作为栅极绝缘体与导电栅极之间的栅极构造的部分的可逆可编程电
4、nand可以是集成式快闪存储器的基本架构。nand单元装置包括与存储器单元的串联组合进行串联耦合的至少一个选择装置(且所述串联组合通常称为nand串)。nand架构可按三维布置配置，其包括竖直堆叠的存储器单元，所述竖直堆叠的存储器单元个别地包括可逆可编程竖直晶体管。控制电路或其它电路可形成于竖直堆叠的存储器单元下方。其它易失性或非易失性存储器阵列架构也可包括个别地包括晶体管的竖直堆叠的存储器单元。
5、存储器阵列可布置于存储器页、存储器块和部分块(例如，子块)和存储器平面中，例如第2015/0228651号、第2016/0267984号和第2017/0140833号美国专利申请公开案中的任一者中所展示和描述。存储器块可至少部分地限定竖直堆叠的存储器单元的个别字线叠层中的个别字线的纵向轮廓。与这些字线的连接可在竖直堆叠的存储器单元的阵列的末端或边缘处所谓的“阶梯结构”中发生。阶梯结构包含个别“台阶”(替代地称为“梯级”或“阶梯”)，其限定个别字线的接触区，竖向延伸的导电通孔在其上接触以提供对字线的电存取。
技术实现思路
1、在一个方面，本公开涉及一种用于形成包括存储器单元串的存储器阵列的方法，其包括：形成包括竖直交替的绝缘叠层和导电叠层的堆叠，所述堆叠包括侧向间隔开的存储器块，所述存储器块的上部部分个别地包括子块，所述子块的所述导电叠层个别地包括选择门叠层，所述选择门叠层个别地包括选择门，子块沟槽在所述存储器块的所述上部部分中个别地处于所述子块中的侧向紧邻子块之间，所述子块沟槽个别地穿过和水平地沿着所述子块的所述选择门叠层和所述绝缘叠层延伸；在所述子块沟槽中，使所述选择门叠层的导电材料相对于所述子块的所述绝缘叠层的绝缘材料的子块沟槽侧壁侧向向外凹入，以在所述选择门叠层中形成侧向凹部；以及在所述子块沟槽中且在所述侧向凹部中形成绝缘材料。
2、在另一方面，本公开涉及一种包括存储器单元串的存储器阵列，其包括：堆叠，其包括竖直交替的绝缘叠层和导电叠层，所述堆叠包括侧向间隔开的存储器块，所述存储器块的上部部分个别地包括子块，所述子块的所述导电叠层个别地包括选择门叠层，所述选择门叠层个别地包括选择门，存储器单元串包括延伸穿过所述存储器块和子块中的所述绝缘叠层和所述导电叠层的沟道材料串；所述存储器块的所述上部部分中的子块沟槽，所述子块沟槽个别地处于所述子块中的侧向紧邻子块之间，所述子块沟槽个别地穿过且水平地沿着所述子块的所述选择门叠层和所述绝缘叠层延伸；所述子块沟槽中的所述选择门叠层，其包括从所述子块的所述绝缘叠层的绝缘材料的子块沟槽侧壁侧向向外的侧向凹部；以及绝缘材料，其处于所述子块沟槽中且处于所述侧向凹部中。
3、在另一方面，本公开涉及一种包括存储器单元串的存储器阵列，其包括：堆叠，其包括竖直交替的绝缘叠层和导电叠层，所述堆叠包括侧向间隔开的存储器块，所述存储器块的上部部分个别地包括子块，所述子块的所述导电叠层个别地包括选择门叠层，所述选择门叠层个别地包括选择门，存储器单元串包括延伸穿过所述存储器块和子块中的所述绝缘叠层和所述导电叠层的沟道材料串；所述存储器块的所述上部部分中的子块沟槽，所述子块沟槽个别地处于所述子块中的侧向紧邻子块之间，所述子块沟槽个别地穿过且水平地沿着所述子块的所述选择门叠层和所述绝缘叠层延伸，所述子块沟槽向下延伸到紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方的所述导电叠层中；所述子块沟槽中的所述选择门叠层，其包括从所述子块的所述绝缘叠层的绝缘材料的子块沟槽侧壁侧向向外的侧向凹部；以及所述子块沟槽中的绝缘材料，所述子块沟槽中的所述绝缘材料延伸到所述侧向凹部中且向下延伸到紧接在所述最下选择门叠层正下方的所述导电叠层中。
本文档来自技高网...【技术保护点】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
2.根据权利要求1所述的方法，其中所述凹入包括蚀刻。
3.根据权利要求1所述的方法，其中所述子块沟槽个别地具有在所述绝缘叠层的顶部处的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
4.根据权利要求1所述的方法，其中所述子块沟槽个别地具有在所述绝缘叠层的顶部与底部之间的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
5.根据权利要求1所述的方法，其中所述子块沟槽个别地具有在所述绝缘叠层的底部处的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
6.根据权利要求1所述的方法，其包括形成所述子块沟槽以向下延伸到紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方的所述导电叠层。
7.根据权利要求6所述的方法，其中所述凹入还移除紧接在所述最下选择门叠层正下方的所述导电叠层中的所述导电材料中的一
8.根据权利要求7所述的方法，其中所述凹入还使紧接在所述最下选择门叠层正下方的所述导电叠层的所述导电材料相对于紧接在所述最下选择门叠层正下方的所述绝缘叠层的所述绝缘材料的子块沟槽侧壁侧向向外凹入，以在紧接在所述最下选择门叠层正下方的所述导电叠层中形成侧向凹部。
9.根据权利要求8所述的方法，其中紧接在所述最下选择门叠层正下方的所述导电叠层中的所述侧向凹部相对于紧接在所述最下选择门叠层正下方的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度比所述选择门叠层中的所述侧向凹部相对于所述子块的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度小。
10.根据权利要求8所述的方法，
11.一种包括存储器单元串的存储器阵列，其包括：
12.根据权利要求11所述的存储器阵列，其中所述子块沟槽个别地具有在所述绝缘叠层的顶部处的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
13.根据权利要求11所述的存储器阵列，其中所述子块沟槽个别地具有在所述绝缘叠层的顶部与底部之间的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
14.根据权利要求11所述的存储器阵列，其中所述子块沟槽个别地具有在所述绝缘叠层的底部处的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
15.根据权利要求11所述的存储器阵列，其中所述存储器阵列包括NAND。
16.一种包括存储器单元串的存储器阵列，其包括：
17.根据权利要求16所述的存储器阵列，其中紧接在所述最下选择门叠层正下方的所述导电叠层包括相对于紧接在所述最下选择门叠层正下方的所述绝缘叠层的所述绝缘材料的子块沟槽侧壁的侧向凹部。
18.根据权利要求17所述的存储器阵列，其中紧接在所述最下选择门叠层正下方的所述导电叠层中的所述侧向凹部相对于紧接在所述最下选择门叠层正下方的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度比所述选择门叠层中的所述侧向凹部相对于所述子块的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度小。
19.根据权利要求17所述的存储器阵列，其中紧接在所述最下选择门叠层正下方的所述导电叠层中的所述侧向凹部相对于紧接在所述最下选择门叠层正下方的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度与所述选择门叠层中的所述侧向凹部相对于所述子块的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度相同。
20.根据权利要求16所述的存储器阵列，其中所述存储器阵列包括NAND。
...【技术特征摘要】
1.一种用于形成包括存储器单元串的存储器阵列的方法，其包括：
2.根据权利要求1所述的方法，其中所述凹入包括蚀刻。
3.根据权利要求1所述的方法，其中所述子块沟槽个别地具有在所述绝缘叠层的顶部处的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
4.根据权利要求1所述的方法，其中所述子块沟槽个别地具有在所述绝缘叠层的顶部与底部之间的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
5.根据权利要求1所述的方法，其中所述子块沟槽个别地具有在所述绝缘叠层的底部处的底部，所述绝缘叠层紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方。
6.根据权利要求1所述的方法，其包括形成所述子块沟槽以向下延伸到紧接在所述存储器块的所述上部部分中的所述选择门叠层中的最下选择门叠层正下方的所述导电叠层。
7.根据权利要求6所述的方法，其中所述凹入还移除紧接在所述最下选择门叠层正下方的所述导电叠层中的所述导电材料中的一些导电材料。
8.根据权利要求7所述的方法，其中所述凹入还使紧接在所述最下选择门叠层正下方的所述导电叠层的所述导电材料相对于紧接在所述最下选择门叠层正下方的所述绝缘叠层的所述绝缘材料的子块沟槽侧壁侧向向外凹入，以在紧接在所述最下选择门叠层正下方的所述导电叠层中形成侧向凹部。
9.根据权利要求8所述的方法，其中紧接在所述最下选择门叠层正下方的所述导电叠层中的所述侧向凹部相对于紧接在所述最下选择门叠层正下方的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度比所述选择门叠层中的所述侧向凹部相对于所述子块的所述绝缘叠层的所述绝缘材料的所述子块沟槽侧壁的侧向深度小。
10.根据权利要求8所述的方法，
11.一种包括存储器单元串的存储器...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。