【技术实现步骤摘要】
本专利技术涉及一种超结器件，特别地涉及一种gan超结器件及其制造方法。
技术介绍
1、si的超结结构采用交替的pn结构替代传统功率器件中单一低掺杂漂移区作为耐压层。n柱和p柱具有接近一致的掺杂量。依靠p/n柱之间的电荷补偿，可以同时实现高耐压和低导通电阻，突破了击穿电压和导通电阻之间的制约关系。超结结构应对n柱尺寸、p柱尺寸和掺杂浓度进行严格控制来保证电荷平衡。
2、图1是现有技术中超结结构示意图。其中电极111为阴极，电极112为阳极，在这之中，n-代表n型轻掺杂区，n+代表n型重掺杂区，p代表p型半导体区，n代表n型半导体区。其中n区和p区形成了超结结构。
3、但超结结构在宽禁带半导体材料的应用并不容易，例如gan中高浓度的p型有效掺杂难以实现，无法达到电荷平衡条件，器件耐压会显著下降，从而失去超结的优势。
4、因此极化超结(polarized super junction，psj)的结构被提出，即利用gan/algan异质结构中的极化效应，同时形成高密度2deg和2dhg，来实现电荷平衡，提高器件耐压水平。此外相比于传统超结结构，2deg高密度和高迁移率的特性也使其具有出色的导通性能。
5、目前报道的极化超结多为横向结构，而横向器件仍存在一些问题尚未解决，如耐压与横向水平尺寸相关、表面缺陷会对器件性能产生严重影响等等。而垂直器件能在单位面积上实现更高的沟道密度，较高的高宽比等等，更具性能优势。
6、因此本专利技术提出一种垂直极化超结结构。
<
1、针对现有技术中存在的技术问题，本专利技术提出了一种iii-v族半导体超结器件，包括：第一势垒柱，包括algan；第一沟道柱，第一沟道柱和所述第一势垒柱相邻并位于所述第一势垒柱的一侧，所述第一沟道柱中邻近第一沟道柱与第一势垒柱的界面形成垂直的二维电子气2deg或者二维空穴气2dhg。
2、第二势垒柱，包括algan，所述第二势垒柱和所述第一沟道柱相邻并位于所述第一沟道柱的另一侧，所述第一沟道柱中邻近第二沟道柱与第一势垒柱的界面形成垂直的二维电子气2deg或者二维空穴气2dhg，所述二维电子气2deg和二维空穴气2dhg形成超结；其中，所述二维电子气2deg和二维空穴气2dhg中具有相近的面密度。掺杂层，设置在所述第一沟道柱与第一势垒柱上方。第一电极，其设置在所述第一沟道柱与第一势垒柱下方，至少电耦合至所述二维电子气；第二电极，其设置在所述第一势垒柱上方，电耦合至所述第一势垒柱；其中，所述第一势垒柱、第一沟道柱和掺杂层为iii-v族半导体材料，所述第一势垒柱、第一沟道柱具有大致相同的晶体质量。
3、可选地，其中所述第一电极与所述第二电极之间的耐压大约为650v以上，850v以上，或者1200v以上，或者1500v以上。
4、可选地，第二沟道柱，所述第二沟道柱和所述第二势垒柱相邻并位于所述第二势垒柱的另一侧，所述第二势垒柱和所述第二沟道柱相邻并位于所述第二沟道柱的另一侧，所述第二沟道柱中邻近第二沟道柱与第二势垒柱的界面形成垂直的二维电子气2deg或者二维空穴气2dhg。
5、可选地，进一步包括经掺杂的掺杂区，其设置在所述第一势垒柱和第一电极之间，所述掺杂区为n型掺杂。
6、本揭露进一步包括一种iii-v族半导体超结器件，包括：第一势垒柱，包括algan；第一沟道柱，第一沟道柱和所述第一势垒柱相邻并位于所述第一势垒柱的一侧，所述第一沟道柱中邻近第一沟道柱与第一势垒柱的界面形成垂直的二维电子气2deg或者二维空穴气2dhg；第二沟道柱，所述第二沟道柱和所述第一势垒柱相邻并位于所述第一势垒柱的另一侧，所述第二沟道柱中邻近第二沟道柱与第二势垒柱的界面形成垂直的二维电子气2deg或者二维空穴气2dhg；所述二维电子气2deg和二维空穴气2dhg形成超结；其中，所述二维电子气2deg和二维空穴气2dhg中具有相近的面密度；掺杂层，设置在所述第一沟道柱与第一势垒柱上方；第一电极，其设置在所述第一沟道柱与第一势垒柱下方，至少电耦合至所述二维电子气；第二电极，其设置在所述第一势垒柱上方。其中，所述第一势垒柱、第一沟道柱和掺杂层为iii-v族半导体材料，所述第一势垒柱、第一沟道柱具有大致相同的晶体质量。
7、可选地，进一步包括：第二势垒柱，包括algan，所述第二势垒柱和所述第一沟道柱相邻并位于所述第一沟道柱的另一侧，所述第一沟道柱中邻近第二沟道柱与第一势垒柱的界面形成垂直的二维电子气2deg或者二维空穴气2dhg，所述二维电子气2deg和二维空穴气2dhg形成超结；其中，所述二维电子气2deg和二维空穴气2dhg中具有相近的面密度。
8、本揭露进一步包括一种超结器件的制造方法，包括：在基于垂直于衬底的界面的外延部分上再以外延生长形成第一势垒区块，所述第一势垒区块包括algan；以外延生长方式在第一势垒区块上形成第一沟道区块；以所述第一势垒区块和所述第一沟道区块为基础，形成第一势垒柱和第一沟道柱，其中所述第一势垒柱包括algan，所述第一沟道柱在所述第一势垒柱一侧；以外延生长方式在第一沟道柱上形成第二势垒区块，所述第二势垒区块包括algan；其中所述第一沟道区块中邻近第一沟道区块与第一势垒区块的界面形成垂直的二维电子气2deg或者二维空穴气2dhg；以所述第一势垒区块、所述第一沟道区块和第二势垒区块为基础，形成第一势垒柱、第一沟道柱和第二势垒柱，其中所述第一势垒柱和第二势垒柱包括algan，其中所述第一沟道区块中邻近第一沟道区块与第一势垒区块的界面形成垂直的二维电子气2deg或者二维空穴气2dhg，所述第一沟道区块中邻近第一沟道区块与第二势垒区块的界面形成垂直的二维电子气2deg或者二维空穴气2dhg；形成第一电极；以及翻转所述第一势垒柱、第一沟道柱和第一电极，以外延生长方式在第一势垒柱和第一沟道柱上形成掺杂层；在掺杂层上形成第二电极，其中所述第一电极和第二电极分别在所述第一势垒柱和第一沟道柱的两侧。
9、可选地，进一步包括：以外延生长方式在第二势垒柱上形成第二沟道区块；以及，以所述第二沟道区块为基础，形成第二沟道柱。
10、可选地，进一步包括：以所述垂直于衬底的界面为基础，以外延生长方式形成成核层和/或缓冲层。
11、本揭露进一步包括一种超结器件的制造方法，包括：在基于垂直于衬底的界面的外延部分上再以外延生长形成第一沟道区块；以外延生长方式在第一沟道区块上形成第一势垒区块，所述第一势垒区块包括algan；以外延生长方式在第一势垒区块上形成第二沟道区块；以所述第一势垒区块、所述第一沟道区块和第二沟道区块为基础，形成第一势垒柱、第一沟道柱和第二沟道柱，其中所述第一势垒柱包括algan，其中所述第一沟道区块中邻近第一沟道区块与第一势垒区块的界面形成垂直的二维电子气2deg或者二维空穴气2dhg，所述第二沟道区块中邻近第二沟道区块与第一势垒区块的界面形成垂直的二维电子气2deg或者二维空穴气2dhg；形成第一电极；以本文档来自技高网...
【技术保护点】
1.一种III-V族半导体超结器件，包括：
2.根据权利要求1所述的III-V族半导体超结器件，其中所述第一电极与所述第二电极之间的耐压大约为650V以上，850V以上，或者1200V以上，或者1500V以上。(200V-300/微米)。
3.根据权利要求2所述的III-V族半导体超结器件，进一步包括：
4.根据权利要求1所述的III-V族半导体超结器件，进一步包括经掺杂的掺杂区，其设置在所述第一势垒柱和第一电极之间，所述掺杂区为N型掺杂。
5.一种III-V族半导体超结器件，包括：
6.根据权利要求5所述的III-V族半导体超结器件，进一步包括：
7.一种超结器件的制造方法，包括：
8.根据权利要求1所述的方法，进一步包括：以所述垂直于衬底的界面为基础，以外延生长方式形成成核层和/或缓冲层。
9.一种超结器件的制造方法，包括：
10.根据权利要求10所述的方法，进一步包括：以外延生长方式在第二沟道区块上形成第二势垒区块，包括III-V族半导体；以及，以所述第二势垒区块为基
11.根据权利要求10所述的方法，进一步包括：以所述垂直于衬底的界面为基础，以外延生长方式形成成核层和/或缓冲层。
...【技术特征摘要】
1.一种iii-v族半导体超结器件，包括：
2.根据权利要求1所述的iii-v族半导体超结器件，其中所述第一电极与所述第二电极之间的耐压大约为650v以上，850v以上，或者1200v以上，或者1500v以上。(200v-300/微米)。
3.根据权利要求2所述的iii-v族半导体超结器件，进一步包括：
4.根据权利要求1所述的iii-v族半导体超结器件，进一步包括经掺杂的掺杂区，其设置在所述第一势垒柱和第一电极之间，所述掺杂区为n型掺杂。
5.一种iii-v族半导体超结器件，包括：
6.根据权利要求5所述的iii-v族半导体超结器件，进一步包括：
【专利技术属性】
技术研发人员：陈龙，闫韶华，黎子兰，
申请(专利权)人：广东致能科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。