System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体存储装置及半导体存储装置的制造方法制造方法及图纸_技高网

半导体存储装置及半导体存储装置的制造方法制造方法及图纸

技术编号:42798832 阅读:12 留言:0更新日期:2024-09-24 20:45
本发明专利技术提供可抑制因触点与柱的接触所导致的触点形成不良的半导体存储装置及半导体存储装置的制造方法。所述装置具备:积层体,具有交替积层的多个导电层与多个第1绝缘层且包含第1、2区域;1个以上的第1柱,在第1区域内在积层体的积层方向延伸;及第2柱,在第2区域内在积层方向延伸;第1、2柱分别包含半导体层、第2、3绝缘层、介置于第2、3绝缘层间的第4绝缘层,第2绝缘层覆盖半导体层的侧壁,第4绝缘层覆盖第2绝缘层的侧壁且包含与第2、3绝缘层不同的材料,第3绝缘层覆盖第4绝缘层的侧壁,多个导电层中的至少一个与第1柱的交差部作为存储单元发挥功能,第2柱的第3绝缘层在与积层方向正交的平面比第1柱的第3绝缘层厚。

【技术实现步骤摘要】

本专利技术的实施方式涉及一种半导体存储装置及半导体存储装置的制造方法


技术介绍

1、在三维非易失性存储器等半导体存储装置中,在积层有多个导电层的积层体中形成三维存储单元。为了引出这些导电层而配置多个触点,这些触点分别连接于将多个导电层加工成台阶状而成的部分。此外,在积层体配置有支撑积层体的多个虚设柱。如果这些触点与柱之间产生接触,则有时会引起触点的形成不良。


技术实现思路

1、1个实施方式提供可抑制因触点与柱的接触所引起的触点形成不良的半导体存储装置及半导体存储装置的制造方法。

2、实施方式的半导体存储装置具备:积层体,具有交替积层的多个导电层与多个第1绝缘层,且包含第1区域与第2区域;1个以上的第1柱,在积层体的第1区域内在积层体的积层方向延伸;及第2柱,在积层体的第2区域内在积层方向延伸;第1及第2柱分别包含半导体层、第2绝缘层、第3绝缘层、介置于第2及第3绝缘层之间的第4绝缘层,第2绝缘层覆盖半导体层的侧壁,第4绝缘层覆盖第2绝缘层的侧壁,且包含与第2及第3绝缘层不同的材料,第3绝缘层覆盖第4绝缘层的侧壁,多个导电层中的至少一个与第1柱的交差部作为存储单元发挥功能,第2柱的第3绝缘层在与积层方向正交的平面中,比第1柱的第3绝缘层厚。

【技术保护点】

1.一种半导体存储装置,具备:

2.根据权利要求1所述的半导体存储装置,其中

3.根据权利要求1所述的半导体存储装置,其进而具备触点,

4.根据权利要求1所述的半导体存储装置,其中

5.根据权利要求2所述的半导体存储装置,其进而具备:

6.根据权利要求5所述的半导体存储装置,其进而具备:

7.根据权利要求2所述的半导体存储装置,其进而具备第5柱,

8.根据权利要求2所述的半导体存储装置,其中

9.一种半导体存储装置,具备:

10.根据权利要求9所述的半导体存储装置,其中

11.根据权利要求9所述的半导体存储装置,其中

12.一种半导体存储装置的制造方法,其中

13.根据权利要求12所述的半导体存储装置的制造方法,其中

14.根据权利要求12所述的半导体存储装置的制造方法,其中

15.根据权利要求12所述的半导体存储装置的制造方法,其中

16.根据权利要求15所述的半导体存储装置的制造方法,其中

<p>17.根据权利要求15所述的半导体存储装置的制造方法,其中

...

【技术特征摘要】

1.一种半导体存储装置,具备:

2.根据权利要求1所述的半导体存储装置,其中

3.根据权利要求1所述的半导体存储装置,其进而具备触点,

4.根据权利要求1所述的半导体存储装置,其中

5.根据权利要求2所述的半导体存储装置,其进而具备:

6.根据权利要求5所述的半导体存储装置,其进而具备:

7.根据权利要求2所述的半导体存储装置,其进而具备第5柱,

8.根据权利要求2所述的半导体存储装置,其中

9.一种半导体存储装置,具备:

【专利技术属性】
技术研发人员:北本克征
申请(专利权)人:铠侠股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1