本发明专利技术公开了一种显示芯片制备方法及显示芯片。该显示芯片制备方法包括：提供两片衬底；其中，至少一片衬底的一侧表面设置有隔离沟道，隔离沟道的底部延伸至衬底的内部；在衬底的表面分别形成外延层，得到外延片；其中，外延片包括衬底和形成于衬底的表面的外延层，外延层覆盖设置有隔离沟道一侧的衬底的表面；将两个外延片的外延层通过键合层进行键合，并将设置有隔离沟道的其中一片外延片的衬底去除，形成外延结构；由外延结构中的各隔离沟道沿深度方向对外延结构进行刻蚀，以在水平方向上断开外延结构，形成多个显示单元；对各显示单元制备电极，形成显示芯片。本发明专利技术实施例的技术方案可有效改善在进行垂直键合时外延层易出现裂纹的问题。
【技术实现步骤摘要】
本专利技术涉及显示，尤其涉及一种显示芯片制备方法及显示芯片。
技术介绍
1、在目前众多显示技术中，micro led显示技术被认为是具有颠覆性的下一代显示技术，受到了广泛关注。
2、然而，在micro led走向产业化发展的进程上，仍然存在一些问题。在将micro led显示芯片应用于薄膜晶体管(thin film transistor，tft)背板时，由于tft背板的驱动电流很小，在小电流密度下工作会导致micro led显示芯片的发光效率非常低，因此，microled显示屏在性能上与oled显示屏存在一定差异。目前，可将两个micro led显示芯片通过垂直堆叠的方式键合在一起，以承受较高的工作电压，扩展micro led显示芯片的应用范围。但在对两个micro led显示芯片进行垂直键合的过程中，两片显示芯片会存在应力问题，导致外延层易出现裂纹。
技术实现思路
1、本专利技术提供了一种显示芯片制备方法及显示芯片，以解决对两个显示芯片进行垂直键合时存在的应力问题，改善外延层易出现裂纹的问题。
2、根据本专利技术的一方面，提供了一种显示芯片制备方法，包括：
3、提供两片衬底；其中，至少一片所述衬底的一侧表面设置有隔离沟道，所述隔离沟道的底部延伸至所述衬底的内部；
4、在所述衬底的表面分别形成外延层，得到外延片；其中，所述外延片包括所述衬底和形成于所述衬底的表面的外延层，所述外延层覆盖设置有所述隔离沟道一侧的所述衬底的表面；
<
p>5、将两个所述外延片的所述外延层通过键合层在竖直方向上进行键合，并将设置有所述隔离沟道的其中一片所述外延片的所述衬底去除，形成外延结构；6、由所述外延结构中的各所述隔离沟道沿深度方向对所述外延结构进行刻蚀，以在水平方向上断开所述外延层，形成多个显示单元；
7、对各所述显示单元制备电极，形成所述显示芯片。
8、可选地，所述提供两片衬底，包括：
9、对一片所述衬底的一侧表面进行刻蚀，形成等间距排布的多个第一隔离沟道和多个第二隔离沟道；
10、或者，对两片所述衬底的一侧表面均进行刻蚀，形成等间距排布的多个第一隔离沟道和多个第二隔离沟道；
11、其中，所述第一隔离沟道沿第一方向延伸，多个所述第一隔离沟道沿第二方向平行排布；所述第二隔离沟道沿第二方向延伸，多个所述第二隔离沟道沿第一方向平行排布；
12、所述第一方向与所述第二方向垂直。
13、可选地，所述第一隔离沟道和所述第二隔离沟道的宽度范围包括1.75～15μm，深度范围包括5～15μm。
14、可选地，所述提供两片衬底，还包括：
15、在各所述第一隔离沟道和各所述第二隔离沟道中设置填充层，以将各所述第一隔离沟道和各所述第二隔离沟道填充至表面与所述衬底的表面齐平。
16、可选地，所述外延层包括在所述衬底的表面依次层叠的第一半导体层、多量子阱层和第二半导体层；
17、依次对位于所述隔离沟道的内壁的所述第二半导体层、所述多量子阱层和所述第一半导体层进行刻蚀，形成所述外延片；
18、其中，所述第一半导体层与所述第二半导体层的导电类型相反。
19、可选地，所述外延层包括在所述衬底的表面依次层叠的第一半导体层、多量子阱层和第二半导体层；
20、其中，所述第一半导体层与所述第二半导体层的导电类型相反。
21、可选地，所述形成外延结构，包括：
22、对于一片所述衬底的一侧表面设置有所述隔离沟道，在两片所述外延片之间形成所述键合层，并将两片所述外延片在竖直方向上进行键合；
23、对于两片所述衬底的一侧表面均设置有所述隔离沟道，将两片所述衬底上的所述隔离沟道进行对位，并在两片所述外延片之间形成所述键合层，以在竖直方向上将两片所述外延片键合；
24、其中，所述键合层覆盖所述外延层的表面且填充于所述隔离沟道的内部。
25、可选地，在所述将两个所述外延片的所述外延层通过键合层在竖直方向上进行键合之前，还包括：
26、在所述外延层远离所述衬底的一侧表面形成电流扩展层。
27、可选地，所述对各所述显示单元制备电极，形成所述显示芯片，包括：
28、对所述显示单元刻蚀形成电极连接孔；
29、在所述电极连接孔中形成电极，以形成所述显示芯片。
30、可选地，所述在所述电极连接孔中形成电极，包括：
31、由各所述显示单元的表面向内部刻蚀形成电极串联孔和第二电极孔；
32、在各所述显示单元的表面形成钝化层，并对位于所述电极串联孔的底部和所述第二电极孔的底部的所述钝化层进行刻蚀；
33、在各所述显示单元中设置第一电极孔；
34、在所述电极串联孔、所述第一电极孔和所述第二电极孔中沉积金属材料，分别形成串联电极、第一电极和第二电极；其中，所述串联电极包括第一电极连接部和第二电极连接部；所述第一电极连接部的底部与位于所述键合层远离所述衬底一侧的所述第一半导体层接触，所述第二电极连接部的底部与位于所述键合层靠近所述衬底一侧的所述电流扩展层接触，形成台阶；所述第一电极的底部与位于所述键合层远离所述衬底一侧的所述第一半导体层接触，所述第二电极的底部与位于所述键合层靠近所述衬底一侧的所述电流扩展层接触。
35、根据本专利技术的另一方面，提供了一种显示芯片，所述显示芯片采用如第一方面任意实施例所述的显示芯片制备方法制备。
36、本专利技术实施例提供的显示芯片制备方法，在至少一片衬底的表面设置隔离沟道，使得衬底的一侧表面分隔成多个分立的凸台的台面，之后在衬底设置隔离沟道的一侧表面形成外延层，得到外延片。将两个外延片的外延层通过键合层进行键合，并去除设置有隔离沟道的其中一片衬底，形成外延结构。按照隔离沟道沿深度方向对外延结构进行刻蚀，可形成多个单独的显示单元，对各显示单元设置相应的电极从而形成micro led显示芯片。如此通过在将两片衬底形成的外延片在竖直方向上进行键合之前，对衬底的一侧表面形成隔离沟道，可在一定程度上释放外延应力，从而可有效改善键合时因外延应力导致出现外延层裂纹的问题。
37、应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围。本专利技术的其它特征将通过以下的说明书而变得容易理解。
本文档来自技高网...
【技术保护点】
1.一种显示芯片制备方法，其特征在于，包括：
2.根据权利要求1所述的显示芯片制备方法，其特征在于，所述提供两片衬底，包括：
3.根据权利要求2所述的显示芯片制备方法，其特征在于，所述第一隔离沟道和所述第二隔离沟道的宽度范围包括1.75～15μm，深度范围包括5～15μm。
4.根据权利要求2所述的显示芯片制备方法，其特征在于，所述提供两片衬底，还包括：
5.根据权利要求2所述的显示芯片制备方法，其特征在于，
6.根据权利要求4所述的显示芯片制备方法，其特征在于，
7.根据权利要求1所述的显示芯片制备方法，其特征在于，所述形成外延结构，包括：
8.根据权利要求5或6所述的显示芯片制备方法，其特征在于，在所述将两个所述外延片的所述外延层通过键合层在竖直方向上进行键合之前，还包括：
9.根据权利要求8所述的显示芯片制备方法，其特征在于，所述对各所述显示单元制备电极，形成所述显示芯片，包括：
10.根据权利要求9所述的显示芯片制备方法，其特征在于，所述在所述电极连接孔中形成电极，包括：
11.一种显示芯片，其特征在于，所述显示芯片采用如权利要求1-10任一项所述的显示芯片制备方法制备。
...
【技术特征摘要】
1.一种显示芯片制备方法，其特征在于，包括：
2.根据权利要求1所述的显示芯片制备方法，其特征在于，所述提供两片衬底，包括：
3.根据权利要求2所述的显示芯片制备方法，其特征在于，所述第一隔离沟道和所述第二隔离沟道的宽度范围包括1.75～15μm，深度范围包括5～15μm。
4.根据权利要求2所述的显示芯片制备方法，其特征在于，所述提供两片衬底，还包括：
5.根据权利要求2所述的显示芯片制备方法，其特征在于，
6.根据权利要求4所述的显示芯片制备方法，其特征在于，
7.根据权利要求...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：西湖烟山科技杭州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。