【技术实现步骤摘要】
本专利技术涉及半导体，特别是涉及一种集成异质结沟槽栅场效应晶体管。
技术介绍
1、沟槽栅场效应晶体管（mosfet）具有电压控制、更低的导通电阻、低栅漏电荷密度、驱动功率低、低开关损耗和高输入阻抗等优点,且封装密度高,是功率器件中典型的核心器件。沟槽栅场效应晶体管因有着在降低导通电阻的基础上，能够减小器件的开关损耗，同时又可以提高其承受反向击穿电压的能力，从而提高器件的可靠性而引起了研究者们的普遍重视。
2、随着沟槽栅场效应晶体管的飞速发展，其低导通电阻、低驱动功率、低导通压降和低开关损耗等优点，使得沟槽栅场效应晶体管越来越受到推崇和关注。虽然基于沟槽栅和p型屏蔽层的应用，电流密度得到增大，耐压得到提升，但如果使用了p型屏蔽层，电流的密度就会相对减小而耐压增大，且器件关断时漂移区中存储的大量非平衡载流子,导致mosfet器件有着较长的关断拖尾现象,增加了器件的开关损耗,限制了mosfet的开关频率和应用范围。mosfet器件在耐压和导通电阻之间的折衷关系进一步限制了mosfet的发展。同时随mosfet应用范围的不断扩展,诸多新的应用对mosfet器件单元面积、工作效率以及可靠性等提出了更高的要求。因此针对mosfet关断速度慢,电流密度小,导通电阻大等问题的研究意义重大。
技术实现思路
1、针对现有技术中的上述不足，本专利技术提供的一种集成异质结沟槽栅场效应晶体管（mosfet）解决了常规沟槽栅场效应晶体管结构存在较大关断损耗的问题以及电流密度小和耐压的问题。
...【技术保护点】
1.一种集成异质结沟槽栅场效应晶体管，其特征在于，包括自下而上依次层叠设置的n型硅衬底（10）、第一导电类型场截至层（9）和第一导电类型半导体漂移区（8），所述第一导电类型半导体漂移区（8）上设有多个依次排列的导电模块，且相邻两个导电模块对称设置，所述导电模块包括由外至内依次设置的第二导电类型电场屏蔽区a（71）、第二导电类型半导体深阱区（5）、第二导电类型电场屏蔽区b（72）和部分的第二类导电材料（6）；
2.根据权利要求1所述的一种集成异质结沟槽栅场效应晶体管，其特征在于，所述第一导电类型沟槽多晶硅区（1）上表面设有第一电极（101），所述第一导电类型沟槽多晶硅区（1）的外侧壁上设有第一类绝缘材料栅氧层（11），所述第一导电类型沟槽多晶硅区（1）与第一类绝缘材料栅氧层（11）和第一电极（101）直接接触，且所述第一导电类型沟槽多晶硅区（1）结构为六边形，且底部为缺口型结构。
3.根据权利要求1所述的一种集成异质结沟槽栅场效应晶体管，其特征在于，所述第二导电类型电场屏蔽区a（71）、第二导电类型半导体深阱区（5）和第一导电类型电子发射区（2）上表面设有一
4.根据权利要求1所述的一种集成异质结沟槽栅场效应晶体管，其特征在于，所述第二导电类型电场屏蔽区b（72）与第二导电类型半导体深阱区（5）、第一导电类型半导体区（4）、第二类导电材料（6）和第一导电类型半导体漂移区（8）直接接触，所述第二导电类型电场屏蔽区b（72）与第一导电类型沟槽多晶硅区（1）部分接触。
5.根据权利要求1所述的一种集成异质结沟槽栅场效应晶体管，其特征在于，所述第二类导电材料（6）与第一导电类型半导体区（4）、第二导电类型电场屏蔽区a（71）、第二导电类型电场屏蔽区b（72）和第一导电类型半导体漂移区（8）直接接触。
...【技术特征摘要】
1.一种集成异质结沟槽栅场效应晶体管，其特征在于，包括自下而上依次层叠设置的n型硅衬底（10）、第一导电类型场截至层（9）和第一导电类型半导体漂移区（8），所述第一导电类型半导体漂移区（8）上设有多个依次排列的导电模块，且相邻两个导电模块对称设置，所述导电模块包括由外至内依次设置的第二导电类型电场屏蔽区a（71）、第二导电类型半导体深阱区（5）、第二导电类型电场屏蔽区b（72）和部分的第二类导电材料（6）；
2.根据权利要求1所述的一种集成异质结沟槽栅场效应晶体管，其特征在于，所述第一导电类型沟槽多晶硅区（1）上表面设有第一电极（101），所述第一导电类型沟槽多晶硅区（1）的外侧壁上设有第一类绝缘材料栅氧层（11），所述第一导电类型沟槽多晶硅区（1）与第一类绝缘材料栅氧层（11）和第一电极（101）直接接触，且所述第一导电类型沟槽多晶硅区（1）结构为六边形，且底部为缺口型结构。
3.根据权利要求1所述的一种集成异质结...
【专利技术属性】
技术研发人员：汪志刚，黄孝兵，熊琴，余建祖，张卓，钟驰宇，
申请(专利权)人：强华时代成都科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。