【技术实现步骤摘要】
本专利技术涉及芯片验证，具体而言，涉及一种基于sv语言的网表仿真系统与方法。
技术介绍
1、在电路设计过程中，仿真与验证是一个重要的环节，它能检查所设计的电路是否符合要求。仿真可以分为前仿真和后仿真。其中，后仿真是对逻辑综合后得到的网表和延迟文件进行仿真，从而检查网表功能是否正确以及延迟是否符合时序要求，得到的仿真结果接近真实的应用情况。
2、芯片后仿真是芯片研发过程中最重要的一个环节，对芯片进行后仿真的方法是将待测网表与物理层模型进行仿真。目前，物理层模型大多是通过模拟实现的，即先通过模拟仿真实现一个真实的物理层电路，然后再将真实的物理层电路转换成物理层模型，整个物理层模型的研发周期长、研发难度大。并且，该物理层模型只能按照正常的数据对待测网表进行测试，不能对待测网表进行异常测试，导致仿真随机性差、覆盖的场景少、验证能力有限。
3、随着高速串行计算机扩展总线（peripheral component interconnect express，pcie）的速率越来越高，仿真中需要的物理层模型的规模也越来越大，因此有些物理层模型是通过verilog语言设计的。由于verilog是一种较为基础的硬件描述语言，缺乏一些高级的抽象和功能。因此，在大规模物理层设计中采用verilog语言编写和维护代码较为繁琐，一旦出现一个小错误就可能导致大面积的功能异常，定位问题源头非常耗时，增大了物理层开发的时间和难度。同时，也使得仿真系统在进行验证时需要更多的计算资源和时间来解析和模拟电路行为，从而导致整个芯片后仿真的时间周期
4、综上，如何提高芯片后仿真的效率和覆盖率，是本领域技术人员亟待解决的技术问题。
技术实现思路
1、本专利技术的目的在于提供一种基于sv语言的网表仿真系统与方法，以提高芯片的仿真速度和仿真随机性。
2、为实现上述目的，本专利技术采用的技术方案如下：
3、第一方面，本专利技术提供了一种基于sv语言的网表仿真系统，包括：验证用例模块、验证平台、基于systemverilog语言设计的sv物理层模块、pipe接口激励模块和待测网表；所述验证平台内置验证环境，所述验证环境与所述sv物理层模块连接，所述sv物理层模块通过所述pipe接口激励模块与所述待测网表连接；其中，所述待测网表用于提供待测芯片中带时序的真实物理电路信息；
4、所述验证用例模块用于配置符合pcie协议的多种激励信号；
5、所述验证环境用于将多种激励信号发送至所述sv物理层模块；
6、所述sv物理层模块和所述pipe接口激励模块用于对多种激励信号进行注错和随机化操作，以生成随机激励信号；
7、所述待测网表还用于依据所述随机激励信号生成处理信号，并将所述处理信号发送至所述pipe接口激励模块；
8、所述pipe接口激励模块和所述sv物理层模块还用于对所述处理信号进行注错和随机化操作，以生成随机处理信号；
9、所述验证环境还用于对接收到的所述随机处理信号进行解析，以判断所述待测网表是否符合预期。
10、可选地，所述基于sv语言的网表仿真系统还包括验证环境配置模块，所述验证环境配置模块用于配置所述验证平台、sv物理层模块和pipe接口激励模块的参数。
11、可选地，所述验证环境配置模块采用配置文件实现参数配置，所述配置文件采用脚本编写，以实现配置参数的随机化。
12、可选地，所述验证平台还包括由vip提供的vip物理层组件，所述验证环境通过所述vip物理层组件与所述sv物理层模块连接。
13、可选地，当所述待测芯片为retimer芯片时，所述验证环境包括rc验证环境和ep验证环境，所述sv物理层模块包括第一sv物理层模块和第二sv物理层模块，所述pipe接口激励模块包括第一pipe接口激励模块和第二pipe接口激励模块；所述待测网表的一端通过所述第一pipe接口激励模块与所述第一sv物理层模块的一端连接，所述第一sv物理层模块的另一端与所述rc验证环境连接；所述待测网表的另一端通过所述第二pipe接口激励模块与所述第二sv物理层模块的一端连接，所述第二sv物理层模块的另一端与所述ep验证环境连接；
14、所述验证用例模块用于配置符合pcie协议的多种第一激励信号；
15、所述rc验证环境用于将多种第一激励信号发送至所述第一sv物理层模块；
16、所述第一sv物理层模块和所述第一pipe接口激励模块用于对多种第一激励信号进行注错和随机化操作，以生成第一随机激励信号；
17、所述待测网表用于依据所述第一随机激励信号生成第一处理信号，并将所述第一处理信号发送至所述第二pipe接口激励模块；
18、所述第二pipe接口激励模块和所述第二sv物理层模块用于对所述第一处理信号进行注错和随机化操作，以生成第一随机处理信号；
19、所述ep验证环境用于对接收到的所述第一随机处理信号进行解析，以判断所述待测网表是否符合预期。
20、可选地，当所述待测芯片为retimer芯片时，所述验证环境包括rc验证环境和ep验证环境，所述sv物理层模块包括第一sv物理层模块和第二sv物理层模块，所述pipe接口激励模块包括第一pipe接口激励模块和第二pipe接口激励模块；所述待测网表的一端通过所述第一pipe接口激励模块与所述第一sv物理层模块的一端连接，所述第一sv物理层模块的另一端与所述rc验证环境连接；所述待测网表的另一端通过所述第二pipe接口激励模块与所述第二sv物理层模块的一端连接，所述第二sv物理层模块的另一端与所述ep验证环境连接；
21、所述验证用例模块用于配置符合pcie协议的多种第二激励信号；
22、所述ep验证环境用于将多种第二激励信号发送至所述第二sv物理层模块；
23、所述第二sv物理层模块和所述第二pipe接口激励模块用于对多种第二激励信号进行注错和随机化操作，以生成第二随机激励信号；
24、所述待测网表用于依据所述第二随机激励信号生成第二处理信号，并将所述第二处理信号发送至所述第一pipe接口激励模块；
25、所述第一pipe接口激励模块和所述第一sv物理层模块用于对所述第二处理信号进行注错和随机化操作，以生成第二随机处理信号；
26、所述rc验证环境用于对接收到的所述第二随机处理信号进行解析，以判断所述待测网表是否符合预期。
27、可选地，所述验证平台还包括由vip提供的第一vip物理层组件和第二vip物理层组件，所述rc验证环境通过所述第一vip物理层组件与所述第一sv物理层模块连接，所述ep验证环境通过所述第二vip物理层组件与所述第二sv物理层模块连接。
28、第二方面，本专利技术还提供了一种基于sv语言的网表仿真方法，应用于上述第一方面任一项所述的基于sv语言的网表仿真系统，所述基于sv语言的网本文档来自技高网...
【技术保护点】
1.一种基于SV语言的网表仿真系统，其特征在于，包括：验证用例模块、验证平台、基于SystemVerilog语言设计的SV物理层模块、PIPE接口激励模块和待测网表；所述验证平台内置验证环境，所述验证环境与所述SV物理层模块连接，所述SV物理层模块通过所述PIPE接口激励模块与所述待测网表连接；其中，所述待测网表用于提供待测芯片中带时序的真实物理电路信息；
2.根据权利要求1所述的基于SV语言的网表仿真系统，其特征在于，所述基于SV语言的网表仿真系统还包括验证环境配置模块，所述验证环境配置模块用于配置所述验证平台、SV物理层模块和PIPE接口激励模块的参数。
3.根据权利要求2所述的基于SV语言的网表仿真系统，其特征在于，所述验证环境配置模块采用配置文件实现参数配置，所述配置文件采用脚本编写，以实现配置参数的随机化。
4.根据权利要求1所述的基于SV语言的网表仿真系统，其特征在于，所述验证平台还包括由VIP提供的VIP物理层组件，所述验证环境通过所述VIP物理层组件与所述SV物理层模块连接。
5.根据权利要求1所述的基于SV语言的网
6.根据权利要求1所述的基于SV语言的网表仿真系统，其特征在于，当所述待测芯片为Retimer芯片时，所述验证环境包括RC验证环境和EP验证环境，所述SV物理层模块包括第一SV物理层模块和第二SV物理层模块，所述PIPE接口激励模块包括第一PIPE接口激励模块和第二PIPE接口激励模块；所述待测网表的一端通过所述第一PIPE接口激励模块与所述第一SV物理层模块的一端连接，所述第一SV物理层模块的另一端与所述RC验证环境连接；所述待测网表的另一端通过所述第二PIPE接口激励模块与所述第二SV物理层模块的一端连接，所述第二SV物理层模块的另一端与所述EP验证环境连接；
7.根据权利要求5或6所述的基于SV语言的网表仿真系统，其特征在于，所述验证平台还包括由VIP提供的第一VIP物理层组件和第二VIP物理层组件，所述RC验证环境通过所述第一VIP物理层组件与所述第一SV物理层模块连接，所述EP验证环境通过所述第二VIP物理层组件与所述第二SV物理层模块连接。
8.一种基于SV语言的网表仿真方法，其特征在于，应用于权利要求1至7任一项所述的基于SV语言的网表仿真系统，所述基于SV语言的网表仿真方法包括：
9.根据权利要求8所述的基于SV语言的网表仿真方法，其特征在于，所述基于SV语言的网表仿真方法还包括：
10.根据权利要求8所述的基于SV语言的网表仿真方法，其特征在于，所述基于SV语言的网表仿真方法还包括：
...【技术特征摘要】
1.一种基于sv语言的网表仿真系统，其特征在于，包括：验证用例模块、验证平台、基于systemverilog语言设计的sv物理层模块、pipe接口激励模块和待测网表；所述验证平台内置验证环境，所述验证环境与所述sv物理层模块连接，所述sv物理层模块通过所述pipe接口激励模块与所述待测网表连接；其中，所述待测网表用于提供待测芯片中带时序的真实物理电路信息；
2.根据权利要求1所述的基于sv语言的网表仿真系统，其特征在于，所述基于sv语言的网表仿真系统还包括验证环境配置模块，所述验证环境配置模块用于配置所述验证平台、sv物理层模块和pipe接口激励模块的参数。
3.根据权利要求2所述的基于sv语言的网表仿真系统，其特征在于，所述验证环境配置模块采用配置文件实现参数配置，所述配置文件采用脚本编写，以实现配置参数的随机化。
4.根据权利要求1所述的基于sv语言的网表仿真系统，其特征在于，所述验证平台还包括由vip提供的vip物理层组件，所述验证环境通过所述vip物理层组件与所述sv物理层模块连接。
5.根据权利要求1所述的基于sv语言的网表仿真系统，其特征在于，当所述待测芯片为retimer芯片时，所述验证环境包括rc验证环境和ep验证环境，所述sv物理层模块包括第一sv物理层模块和第二sv物理层模块，所述pipe接口激励模块包括第一pipe接口激励模块和第二pipe接口激励模块；所述待测网表的一端通过所述第一pipe接口激励模块与所述第一sv物理层模块的一端连接，所述第一sv物理层模块的另一端与所述rc验证环境连接；所述待测网表的另一端通...
【专利技术属性】
技术研发人员：请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，请求不公布姓名，
申请(专利权)人：珠海电科星拓科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。