System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种低导通电阻沟槽栅碳化硅VDMOS及其制备方法技术_技高网

一种低导通电阻沟槽栅碳化硅VDMOS及其制备方法技术

技术编号:42779022 阅读:4 留言:0更新日期:2024-09-21 00:40
本发明专利技术提供了一种低导通电阻沟槽栅碳化硅VDMOS及其制备方法,在碳化硅衬底下侧面淀积金属,形成漏极金属层;在碳化硅衬底上侧面外延生长,形成漂移层;形成阻挡层,刻蚀,离子注入,在漂移层内形成屏蔽层、第二P型阱区、第二N型源区、第一P型阱区及第一N型源区;重新形成阻挡层,刻蚀,之后对漂移层以及第一P型阱区进行蚀刻直至屏蔽层上侧面,形成凹槽,对凹槽进行干氧氧化,形成栅介质层,所述栅介质层内设有沟槽;重新形成阻挡层,刻蚀,淀积金属,形成栅极金属层;重新形成阻挡层,刻蚀,淀积金属,形成源极金属层,去除阻挡层,完成制备,构建第二N型源区和第二P型阱区结构用来在漂移区提供大量电子,从而降低器件导通电阻。

【技术实现步骤摘要】

本专利技术涉及一种低导通电阻沟槽栅碳化硅vdmos及其制备方法。


技术介绍

1、碳化硅 mosfet是碳化硅功率器件的典型代表,在电动汽车、航空航天、电力转换等领域有广泛的应用。器件在1200v以内已经实现了较好的特性,完成了对硅mosfet和1200v以内igbt的取代,随着器件耐压能力的提高和导通电阻的降低,实现高耐压条件下的高可靠和低导通电阻成为器件技术发展的新的要求;亟需提供一种低导通电阻的碳化硅功率器件。


技术实现思路

1、本专利技术要解决的技术问题,在于提供一种低导通电阻沟槽栅碳化硅vdmos及其制备方法,在保证器件耐压能力和沟槽栅低导通电阻的基础上构建了第二p型阱区和第二n型源区,进一步降低器件的导通电阻。

2、第一方面,本专利技术提供了一种低导通电阻沟槽栅碳化硅vdmos的制备方法,包括如下步骤:

3、步骤1、在碳化硅衬底下侧面淀积金属,形成漏极金属层;在碳化硅衬底上侧面外延生长,形成漂移层;

4、步骤2、在漂移层上部形成阻挡层,刻蚀阻挡层形成通孔,对漂移层进行离子注入,在漂移层内形成屏蔽层;

5、步骤3、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,对漂移层进行离子注入,在漂移层内形成第二p型阱区;

6、步骤4、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,对漂移层进行离子注入,在第二p型阱区内形成第二n型源区;

7、步骤5、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,对漂移层进行离子注入,在漂移层内形成第一p型阱区;

8、步骤6、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,对漂移层进行离子注入,在漂移层内形成第一n型源区;

9、步骤7、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,之后对漂移层以及第一p型阱区进行蚀刻直至屏蔽层上侧面,形成凹槽,对凹槽进行干氧氧化,形成栅介质层,所述栅介质层内设有沟槽;

10、步骤8、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,淀积金属,形成栅极金属层;

11、步骤9、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,刻蚀漂移层,淀积金属,形成第一源极金属区;

12、步骤10、去除阻挡层,重新形成阻挡层,刻蚀阻挡层形成通孔,刻蚀漂移层,淀积金属,形成第二源极金属区,源极金属层包括第一源极金属区以及第二源极金属区,去除阻挡层,完成制备。

13、第二方面,本专利技术提供了一种低导通电阻沟槽栅碳化硅vdmos,所述碳化硅vdmos采用第一方面所述的一种低导通电阻沟槽栅碳化硅vdmos的制备方法制备得到。

14、本专利技术的优点在于:

15、一、在沟槽栅vdmos器件结构的基础上构建了第二n型源区和第二p型阱区结构用来在漂移区提供大量电子,从而降低器件导通电阻;

16、二、在器件的左右两侧构建了源极金属层和n型漂移层的直接接触,从而形成了肖特基接触,构建了寄生肖特基二极管,能降低器件的体二极管压降,提高器件的反向恢复速度;

17、三、器件的栅极金属层比第一p型阱区深170nm,从而实现第二p型阱区和第二n型源区结构受栅极控制;

18、四、在器件栅极介质层底部构建了p型屏蔽层,能有效抑制栅极拐角处由于电场集中导致的栅极可靠性问题的同时屏蔽栅漏电容,提高器件开关速度。

本文档来自技高网...

【技术保护点】

1.一种低导通电阻沟槽栅碳化硅VDMOS的制备方法,其特征在于,包括如下步骤:

2.如权利要求1所述的一种低导通电阻沟槽栅碳化硅VDMOS的制备方法,其特征在于,所述栅介质层的底部厚度为30nm,侧壁厚度为20nm。

3.如权利要求1所述的一种低导通电阻沟槽栅碳化硅VDMOS的制备方法,其特征在于,所述凹槽的深度为200nm。

4.如权利要求1所述的一种低导通电阻沟槽栅碳化硅VDMOS的制备方法,其特征在于,所述屏蔽层的厚度为200nm。

5.如权利要求1所述的一种低导通电阻沟槽栅碳化硅VDMOS的制备方法,其特征在于,所述第二N型源区内侧壁到第二P型阱区内侧壁的距离为10nm;所述第二N型源区外侧壁到第二P型阱区外侧壁的距离为60nm。

6.如权利要求1所述的一种低导通电阻沟槽栅碳化硅VDMOS的制备方法,其特征在于,所述碳化硅衬底的掺杂浓度为5e18cm-3,所述漂移层的掺杂浓度为2e17cm-3,所述屏蔽层的掺杂浓度为1e18 cm-3,所述第二P型阱区的掺杂浓度为5e17 cm-3,所述第二N型源区的掺杂浓度为8e18cm-3,所述第一P型阱区的掺杂浓度为5e17 cm-3,所述第一N型源区的掺杂浓度为8e18cm-3。

7.如权利要求1所述的一种低导通电阻沟槽栅碳化硅VDMOS的制备方法,其特征在于,所述栅极金属层为Ni和Al的合金,比例为2:8;所述源极金属层为Ni和Al的合金,比例为2:8。

8.一种低导通电阻沟槽栅碳化硅VDMOS,其特征在于,所述碳化硅VDMOS采用如权利要求1至7任一项所述的一种低导通电阻沟槽栅碳化硅VDMOS的制备方法制备得到。

...

【技术特征摘要】

1.一种低导通电阻沟槽栅碳化硅vdmos的制备方法,其特征在于,包括如下步骤:

2.如权利要求1所述的一种低导通电阻沟槽栅碳化硅vdmos的制备方法,其特征在于,所述栅介质层的底部厚度为30nm,侧壁厚度为20nm。

3.如权利要求1所述的一种低导通电阻沟槽栅碳化硅vdmos的制备方法,其特征在于,所述凹槽的深度为200nm。

4.如权利要求1所述的一种低导通电阻沟槽栅碳化硅vdmos的制备方法,其特征在于,所述屏蔽层的厚度为200nm。

5.如权利要求1所述的一种低导通电阻沟槽栅碳化硅vdmos的制备方法,其特征在于,所述第二n型源区内侧壁到第二p型阱区内侧壁的距离为10nm;所述第二n型源区外侧壁到第二p型阱区外侧壁的距离为60nm。

6.如权利要求1所述的一种低...

【专利技术属性】
技术研发人员:何佳周海单体玮胡臻
申请(专利权)人:浏阳泰科天润半导体技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1