System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体结构及其形成方法、存储器技术_技高网

半导体结构及其形成方法、存储器技术

技术编号:42758904 阅读:18 留言:0更新日期:2024-09-18 13:46
本公开是关于半导体技术领域,涉及一种半导体结构及其形成方法、存储器,本公开的形成方法包括:形成第一基板,所述第一基板包括柔性基板以及贯穿所述柔性基板的第一转接部;在所述柔性基板上形成重布线层,所述重布线层与所述第一转接部连接;形成第二基板,所述第二基板包括存储器件和第二转接部;所述存储器件包括存储单元阵列,所述第二转接部位于所述存储单元阵列正上方;所述第一转接部远离所述重布线层的一端与所述第二转接部接合。本公开的形成方法可缓解应力,减小翘曲,提高产品良率,同时可减小器件尺寸。

【技术实现步骤摘要】

本公开涉及半导体,具体而言,涉及一种半导体结构及其形成方法、存储器


技术介绍

1、存储器因具有体积小、集成化程度高及传输速度快等优点,被广泛应用于手机、平板电脑等移动设备中。重布线层是存储器的重要结构之一,主要用于将结构电学引出。

2、在半导体制程过程中,重布线层通常形成于存储单元阵列上,然而受重布线层的应力影响,易使存储单元阵列发生翘曲,进而影响后续制程,产品良率较低。

3、需要说明的是,在上述
技术介绍
部分公开的信息仅用于加强对本公开的背景的理解,因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现思路

1、有鉴于此,本公开提供一种半导体结构及其形成方法、存储器,可缓解应力,减小翘曲,提高产品良率,同时可减小器件尺寸。

2、根据本公开的一个方面,提供一种半导体结构的形成方法,包括:

3、形成第一基板,所述第一基板包括柔性基板以及贯穿所述柔性基板的第一转接部;

4、在所述柔性基板上形成重布线层,所述重布线层与所述第一转接部连接;

5、形成第二基板,所述第二基板包括存储器件和第二转接部;所述存储器件包括存储单元阵列,所述第二转接部位于所述存储单元阵列正上方;

6、将所述第一转接部远离所述重布线层的一端与所述第二转接部接合。

7、在本公开的一种示例性实施例中,形成所述第一基板包括:

8、提供柔性基板;

9、形成沿垂直于所述柔性基板的厚度方向贯穿所述柔性基板的过孔;

10、在所述过孔内填充导电材料,以形成所述第一转接部。

11、在本公开的一种示例性实施例中,所述第一转接部的数量为多个,所述重布线层包括多个连接线,各所述连接线与各所述第一转接部一一对应的连接。

12、在本公开的一种示例性实施例中,形成所述重布线层包括:

13、在所述第一基板上形成导电材料层,所述导电材料层至少覆盖各所述第一转接部远离所述第二基板的一侧的端部;

14、对所述导电材料层进行图案化,以形成多个所述连接线,各所述连接线间隔分布。

15、在本公开的一种示例性实施例中,在将所述第一转接部远离所述重布线层的一端与所述第二转接部接合之前,所述形成方法还包括:

16、形成钝化层,所述钝化层包括多个绝缘部,所述绝缘部覆盖相邻的两个所述连接线之间的区域,并由所述连接线之间的区域延伸至其两侧的所述连接线的表面。

17、在本公开的一种示例性实施例中,形成所述钝化层包括:

18、在所述柔性基板和所述重布线层共同构成的结构的表面形成钝化材料层;

19、对所述钝化材料层进行蚀刻,以形成各所述绝缘部。

20、在本公开的一种示例性实施例中,所述重布线层的厚度大于或等于3微米。

21、在本公开的一种示例性实施例中,将所述第一转接部远离所述重布线层的一端与所述第二转接部接合,包括:

22、在所述第一转接部远离所述重布线层的端部形成第一接合部;

23、在所述第二转接部的表面形成第二接合部;

24、将所述第一接合部和所述第二接合部接合。

25、根据本公开的一个方面,提供一种半导体结构,包括:

26、第一基板,包括柔性基板以及贯穿所述柔性基板的第一转接部;

27、重布线层,位于所述柔性基板上,且与所述第一转接部连接;

28、第二基板,与所述第一基板相对设置,且位于所述第一转接部远离所述重布线层的一侧,所述第二基板包括存储器件和第二转接部;所述存储器件包括存储单元阵列,所述第二转接部位于所述存储单元阵列正上方;

29、接合部,位于所述第一基板和所述第二基板之间,且其在所述第二基板上的正投影位于所述存储单元阵列内,所述接合部的一端与所述第一转接部连接,另一端与所述第二转接部连接。

30、在本公开的一种示例性实施例中,所述第一转接部的数量为多个,所述重布线层包括多个连接线,各所述连接线与各所述第一转接部一一对应的连接。

31、在本公开的一种示例性实施例中,所述半导体结构还包括:

32、钝化层,所述钝化层包括多个绝缘部,所述绝缘部覆盖相邻的两个所述连接线之间的区域,并由所述连接线之间的区域延伸至其两侧的所述连接线的表面。

33、在本公开的一种示例性实施例中,所述重布线层的厚度大于或等于3微米。

34、在本公开的一种示例性实施例中,所述接合部包括:

35、第一接合部,位于所述第一转接部远离所述重布线层的端部;

36、第二接合部,位于所述第二转接部的表面;所述第二接合部与所述第一接合部相互接合。

37、在本公开的一种示例性实施例中,所述第一转接部和所述第二转接部的材料均为导电材料。

38、根据本公开的一个方面,提供一种存储器,包括上述任意一项所述的半导体结构。

39、本公开的半导体结构及其形成方法、存储器,可先在柔性基板上形成与第一转接部相连接的重布线层,再将第一转接部与存储单元阵列顶部的第二转接部接合,进而通过第一转接部和第二转接部将重布线层与第二基板连接,以便于通过重布线层将第二基板电学引出。在上述此过程中,一方面,由于重布线层形成于柔性基板上,可通过柔性基板缓解重布线层的应力,有助于减小翘曲程度;同时,在将重布线层与第二基板接合的过程中,可通过柔性基板缓解接合过程中产生的应力,可避免因应力叠加导致的翘曲问题,有助于提高产品良率;另一方面,由于未将重布线层直接形成于存储单元阵列上,可避免由于膜层累积导致存储单元阵列翘曲,可降低对后续制程工艺(例如,黄光制程工艺)的影响,有助于进一步提高产品良率;再一方面,在形成重布线层的过程中无需规避存储单元阵列中设有其他电路结构的区域,使得重布线层有更多的工艺空间,有助于减小器件尺寸,降低工艺难度。

40、应当理解的是,以上的一般描述和后文的细节描述仅是示例性和解释性的,并不能限制本公开。

本文档来自技高网...

【技术保护点】

1.一种半导体结构的形成方法,其特征在于,包括:

2.根据权利要求1所述的形成方法,其特征在于,形成所述第一基板包括:

3.根据权利要求2所述的形成方法,其特征在于,所述第一转接部的数量为多个,所述重布线层包括多个连接线,各所述连接线与各所述第一转接部一一对应的连接。

4.根据权利要求3所述的形成方法,其特征在于,形成所述重布线层包括:

5.根据权利要求3所述的形成方法,其特征在于,在将所述第一转接部远离所述重布线层的一端与所述第二转接部接合之前,所述形成方法还包括:

6.根据权利要求5所述的形成方法,其特征在于,形成所述钝化层包括:

7.根据权利要求1-6任一项所述的形成方法,其特征在于,所述重布线层的厚度大于或等于3微米。

8.根据权利要求7所述的形成方法,其特征在于,将所述第一转接部远离所述重布线层的一端与所述第二转接部接合,包括:

9.一种半导体结构,其特征在于,包括:

10.根据权利要求9所述的半导体结构,其特征在于,所述第一转接部的数量为多个,所述重布线层包括多个连接线,各所述连接线与各所述第一转接部一一对应的连接。

11.根据权利要求10所述的半导体结构,其特征在于,所述半导体结构还包括:

12.根据权利要求9-11任一项所述的半导体结构,其特征在于,所述重布线层的厚度大于或等于3微米。

13.根据权利要求12所述的半导体结构,其特征在于,所述接合部包括:

14.根据权利要求12所述的半导体结构,其特征在于,所述第一转接部和所述第二转接部的材料均为导电材料。

15.一种存储器,其特征在于,包括权利要求9-14任一项所述的半导体结构。

...

【技术特征摘要】

1.一种半导体结构的形成方法,其特征在于,包括:

2.根据权利要求1所述的形成方法,其特征在于,形成所述第一基板包括:

3.根据权利要求2所述的形成方法,其特征在于,所述第一转接部的数量为多个,所述重布线层包括多个连接线,各所述连接线与各所述第一转接部一一对应的连接。

4.根据权利要求3所述的形成方法,其特征在于,形成所述重布线层包括:

5.根据权利要求3所述的形成方法,其特征在于,在将所述第一转接部远离所述重布线层的一端与所述第二转接部接合之前,所述形成方法还包括:

6.根据权利要求5所述的形成方法,其特征在于,形成所述钝化层包括:

7.根据权利要求1-6任一项所述的形成方法,其特征在于,所述重布线层的厚度大于或等于3微米。

8.根据权利要求7所述的形成方法,其特征在于,将...

【专利技术属性】
技术研发人员:许占齐廖君玮薛东
申请(专利权)人:长鑫存储技术有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1