【技术实现步骤摘要】
本技术属于集成电路，具体涉及一种带隙基准电路。
技术介绍
1、在大部分芯片中，都会使用到带隙基准电路，带隙基准电路用于提供零温电压或零温电流，由此带隙基准电路也分为电压模带隙基准电路和电流模带隙基准电路。
2、传统的带隙基准电路中，都需要用运算放大器来钳位，使得一个电阻上的压差为δvbe，进而产生ptat电流。为了能够准确的钳位电压，一般会采用结构较为复杂的运算放大器，如折叠式共源共栅放大器，这在一定程度上就增加了芯片的设计工作以及成本等。
3、公开于该
技术介绍
部分的信息仅仅旨在增加对本技术的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
技术实现思路
1、本技术的目的在于提供一种带隙基准电路，其能够通过使用更少的晶体管来实现带隙基准的钳位功能，减小芯片的面积，降低电路设计的复杂度。
2、为了实现上述目的，本技术一具体实施例提供的技术方案如下：一种带隙基准电路，包括：第一三极管、第二三极管和第一电阻，所述第一三极管的基极、集电极和第二三极管的基极、集电极均与地电压相连，所述第一电阻的第一端与第二三极管的发射极相连；
3、所述带隙基准电路还包括共栅放大器、负温度特性电流产生单元和补偿单元，所述共栅放大器与第一三极管的发射极相连，所述共栅放大器与第一电阻的第二端相连形成节点，所述共栅放大器用于钳位第一三极管的发射极和第一电阻的第二端的电压以在第一电阻上获得正温度特性的第一电流，所述负温
4、在本技术的一个或多个实施例中，所述共栅放大器包括第一晶体管、第二晶体管、反馈单元和偏置单元，所述第一晶体管的控制端与第二晶体管的控制端以及第二晶体管的第二端相连，所述第一晶体管的第一端与第一三极管的发射极相连，所述第二晶体管的第一端与节点相连，所述第一晶体管的第二端和第二晶体管的第二端与偏置单元相连，所述反馈单元与第一晶体管的第二端和节点相连以产生第四电流。
5、在本技术的一个或多个实施例中，所述反馈单元包括第三晶体管，所述第三晶体管的控制端与第一晶体管的第二端相连，所述第三晶体管的第一端与节点相连。
6、在本技术的一个或多个实施例中，所述偏置单元包括第一电流源和第二电流源，所述第一电流源的第一端与第一晶体管的第二端以及反馈单元相连，所述第二电流源的第一端与第二晶体管的第二端相连，所述第一电流源的第二端和第二电流源的第二端与电源电压相连。
7、在本技术的一个或多个实施例中，所述负温度特性电流产生单元包括第二电阻，所述第二电阻的第一端与节点相连，所述第二电阻的第二端与地电压相连。
8、在本技术的一个或多个实施例中，所述补偿单元包括第四晶体管，所述第四晶体管的第一端与地电压相连，所述第四晶体管的第二端与节点相连，所述第四晶体管的控制端用于接收控制电压以产生第三电流。
9、在本技术的一个或多个实施例中，所述共栅放大器注入节点的电流和第三电流相等。
10、在本技术的一个或多个实施例中，所述共栅放大器注入节点的电流和第三电流为同一个电流源产生的电流。
11、在本技术的一个或多个实施例中，所述带隙基准电路还包括与共栅放大器相连的输出单元，所述输出单元用于将第四电流镜像输出。
12、在本技术的一个或多个实施例中，所述输出单元包括共源共栅电流镜。
13、与现有技术相比，本技术的带隙基准电路，通过共栅输入放大器对第一三极管的发射极和第一电阻的第二端进行钳位，设置补偿单元进行电流抵消，最终实现零温度系数的第四电流的获得；本技术的带隙基准电路能够降低了电路设计的复杂度，减小了电路的整体功耗。
本文档来自技高网...【技术保护点】
1.一种带隙基准电路，其特征在于，包括：第一三极管、第二三极管和第一电阻，所述第一三极管的基极、集电极和第二三极管的基极、集电极均与地电压相连，所述第一电阻的第一端与第二三极管的发射极相连；
2.根据权利要求1所述的带隙基准电路，其特征在于，所述共栅放大器包括第一晶体管、第二晶体管、反馈单元和偏置单元，所述第一晶体管的控制端与第二晶体管的控制端以及第二晶体管的第二端相连，所述第一晶体管的第一端与第一三极管的发射极相连，所述第二晶体管的第一端与节点相连，所述第一晶体管的第二端和第二晶体管的第二端与偏置单元相连，所述反馈单元与第一晶体管的第二端和节点相连以产生第四电流。
3.根据权利要求2所述的带隙基准电路，其特征在于，所述反馈单元包括第三晶体管，所述第三晶体管的控制端与第一晶体管的第二端相连，所述第三晶体管的第一端与节点相连。
4.根据权利要求2所述的带隙基准电路，其特征在于，所述偏置单元包括第一电流源和第二电流源，所述第一电流源的第一端与第一晶体管的第二端以及反馈单元相连，所述第二电流源的第一端与第二晶体管的第二端相连，所述第一电流源的第二端和
5.根据权利要求1所述的带隙基准电路，其特征在于，所述负温度特性电流产生单元包括第二电阻，所述第二电阻的第一端与节点相连，所述第二电阻的第二端与地电压相连。
6.根据权利要求1所述的带隙基准电路，其特征在于，所述补偿单元包括第四晶体管，所述第四晶体管的第一端与地电压相连，所述第四晶体管的第二端与节点相连，所述第四晶体管的控制端用于接收控制电压以产生第三电流。
7.根据权利要求1所述的带隙基准电路，其特征在于，所述共栅放大器注入节点的电流和第三电流相等。
8.根据权利要求7所述的带隙基准电路，其特征在于，所述共栅放大器注入节点的电流和第三电流为同一个电流源产生的电流。
9.根据权利要求1所述的带隙基准电路，其特征在于，所述带隙基准电路还包括与共栅放大器相连的输出单元，所述输出单元用于将第四电流镜像输出。
10.根据权利要求9所述的带隙基准电路，其特征在于，所述输出单元包括共源共栅电流镜。
...【技术特征摘要】
1.一种带隙基准电路，其特征在于，包括：第一三极管、第二三极管和第一电阻，所述第一三极管的基极、集电极和第二三极管的基极、集电极均与地电压相连，所述第一电阻的第一端与第二三极管的发射极相连；
2.根据权利要求1所述的带隙基准电路，其特征在于，所述共栅放大器包括第一晶体管、第二晶体管、反馈单元和偏置单元，所述第一晶体管的控制端与第二晶体管的控制端以及第二晶体管的第二端相连，所述第一晶体管的第一端与第一三极管的发射极相连，所述第二晶体管的第一端与节点相连，所述第一晶体管的第二端和第二晶体管的第二端与偏置单元相连，所述反馈单元与第一晶体管的第二端和节点相连以产生第四电流。
3.根据权利要求2所述的带隙基准电路，其特征在于，所述反馈单元包括第三晶体管，所述第三晶体管的控制端与第一晶体管的第二端相连，所述第三晶体管的第一端与节点相连。
4.根据权利要求2所述的带隙基准电路，其特征在于，所述偏置单元包括第一电流源和第二电流源，所述第一电流源的第一端与第一晶体管的第二端以及反馈单元相连，所述第二电流源的第一端与第二...
【专利技术属性】
技术研发人员：李一飞，周先立，
申请(专利权)人：思瑞浦微电子科技上海有限责任公司，
类型：新型
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。