【技术实现步骤摘要】
本公开涉及存储器装置及其制造方法。
技术介绍
1、通过改善工艺技术、电路设计、程序算法和制造工艺使平面存储器单元缩小到了更小的尺寸。然而，随着存储器单元的特征尺寸接近下限，平面工艺和制造技术变得更具挑战而且成本昂贵。结果，平面存储器单元的存储密度接近上限。
2、三维(3d)存储器架构能够解决平面存储器单元中的密度限制。3d存储器架构包括存储器阵列和用于有助于存储器阵列的操作的外围电路。
技术实现思路
1、在一个方面中，一种存储器装置包括存储器单元的阵列以及耦接至所述存储器单元的阵列的多个外围电路。所述外围电路包括具有凹陷栅极晶体管的第一外围电路。所述外围电路还包括具有平坦栅极晶体管的第二外围电路。
2、在另一方面中，一种3d存储器装置包括第一半导体结构、第二半导体结构以及位于所述第一半导体结构和所述第二半导体结构之间的键合界面。所述第一半导体结构包括nand存储器串的阵列。所述第二半导体结构包括具有凹陷栅极晶体管的页缓冲器。所述nand存储器串的阵列横跨所述键合界面耦接至所述页缓冲器。
3、在又一方面中，一种半导体器件包括衬底、第一晶体管和第二晶体管。所述第一晶体管包括位于所述衬底中并且具有凹陷的第一阱、伸入到所述第一阱的凹陷中的凹陷栅极结构以及通过所述凹陷栅极结构隔开的源极和漏极。所述凹陷栅极结构包括第一栅极电介质和所述第一栅极电介质上的第一栅电极。所述第二晶体管包括所述衬底中的第二阱、所述第二阱上的平坦栅极结构以及第二源极和第二漏极。所述平坦
4、在又一方面中，一种系统包括被配置为存储数据的存储器装置以及耦接至所述存储器装置并且被配置为控制所述存储器装置的存储器控制器。所述存储器装置包括存储器单元的阵列以及耦接至所述存储器单元的阵列的多个外围电路。所述外围电路包括具有凹陷栅极晶体管的第一外围电路。所述外围电路还包括具有平坦栅极晶体管的第二外围电路。
本文档来自技高网...【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述凸出结构沿第一方向延伸至所述凹陷的深度大于所述第一源极沿所述第一方向的厚度，且大于所述第一漏极沿所述第一方向的厚度。
3.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：
4.根据权利要求3所述的半导体器件，其中，所述第二晶体管包括：
5.根据权利要求4所述的半导体器件，其中，所述凸出结构沿第一方向延伸至所述凹陷，所述凹陷栅极结构沿第二方向的宽度小于所述平坦栅极结构沿第二方向的宽度；
6.根据权利要求4所述的半导体器件，其中，所述第一阱沿第一方向的深度大于所述第二阱沿所述第一方向的深度。
7.根据权利要求1-6中的任一项所述的半导体器件，其中，所述第一栅极电介质位于所述衬底中的所述凹陷的侧壁和底表面上，所述第二栅极电介质位于所述衬底的上面。
8.根据权利要求1-6中的任一项所述的半导体器件，其中，所述凹陷的深度处于50nm和100nm之间。
9.根据权利要求4所述的半导体器件，其中，所述第一晶体管和第
10.根据权利要求1-6中的任一项所述的半导体器件，其中，所述凸出结构沿第一方向包括第一端和第二端，所述第一端连接所述第一阱，且所述第一端沿第三方向上的长度小于所述第一端沿所述第三方向上的长度；
11.根据权利要求1-6中的任一项所述的半导体器件，其中，所述半导体器件包括第一半导体结构和与所述第一半导体结构绑定的第二半导体结构；其中，所述第一半导体结构包括所述多个第一晶体管，所述第二半导体结构包括存储阵列。
12.一种存储器装置，包括：
13.根据权利要求12所述的存储器装置，其中，所述第一半导体结构包括页缓冲器，所述页缓冲器包括多个间隔设置的所述第一晶体管。
14.根据权利要求12所述的存储器装置，其中，所述凸出结构沿第一方向延伸至所述凹陷的深度大于所述第一源极沿所述第一方向的厚度，且大于所述第一漏极沿所述第一方向的厚度。
15.根据权利要求12-14中的任一项所述的存储器装置，其中，所述第一半导体结构还包括：
16.根据权利要求15所述的存储器装置，其中，所述第二晶体管包括：
17.根据权利要求15所述的存储器装置，其中，所述凸出结构沿第一方向延伸至所述凹陷，所述凹陷栅极结构沿第二方向的宽度小于所述平坦栅极结构沿第二方向的宽度；
18.根据权利要求15所述的存储器装置，其中，所述第一阱沿第一方向的深度大于所述第二阱沿所述第一方向的深度。
19.根据权利要求15所述的存储器装置，其中，所述第一栅极电介质位于所述衬底中的所述凹陷的侧壁和底表面上，所述第二栅极电介质位于所述衬底的上面。
20.根据权利要求15所述的存储器装置，其中，所述第一晶体管和第二晶体管中的每者包括一对相邻的P型晶体管和N型晶体管。
21.根据权利要求16所述的存储器装置，其中，所述第一半导体结构包括堆叠设置的第一器件层和第二器件层；所述第一器件层包括所述第一晶体管，所述第二器件层包括所述第二晶体管。
22.根据权利要求12-14中的任一项所述的存储器装置，其中，所述凹陷的深度处于50nm和100nm之间。
23.根据权利要求12-14中的任一项所述的存储器装置，其中
24.一种形成半导体器件的方法，包括：
25.根据权利要求24所述的方法，其中，所述凸出结构沿第一方向延伸至所述凹陷的深度大于所述第一源极沿所述第一方向的厚度，且大于所述第一漏极沿所述第一方向的厚度。
26.根据权利要求24所述的方法，其中，所述方法还包括：
27.根据权利要求24所述的方法，其中，形成所述第二晶体管包括：
28.根据权利要求24所述的方法，其中，所述凸出结构沿第一方向延伸至所述凹陷，所述凹陷栅极结构沿第二方向的宽度小于所述平坦栅极结构沿第二方向的宽度；
...【技术特征摘要】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，其中，所述凸出结构沿第一方向延伸至所述凹陷的深度大于所述第一源极沿所述第一方向的厚度，且大于所述第一漏极沿所述第一方向的厚度。
3.根据权利要求1所述的半导体器件，其中，所述半导体器件还包括：
4.根据权利要求3所述的半导体器件，其中，所述第二晶体管包括：
5.根据权利要求4所述的半导体器件，其中，所述凸出结构沿第一方向延伸至所述凹陷，所述凹陷栅极结构沿第二方向的宽度小于所述平坦栅极结构沿第二方向的宽度；
6.根据权利要求4所述的半导体器件，其中，所述第一阱沿第一方向的深度大于所述第二阱沿所述第一方向的深度。
7.根据权利要求1-6中的任一项所述的半导体器件，其中，所述第一栅极电介质位于所述衬底中的所述凹陷的侧壁和底表面上，所述第二栅极电介质位于所述衬底的上面。
8.根据权利要求1-6中的任一项所述的半导体器件，其中，所述凹陷的深度处于50nm和100nm之间。
9.根据权利要求4所述的半导体器件，其中，所述第一晶体管和第二晶体管中的每者包括一对相邻的p型晶体管和n型晶体管。
10.根据权利要求1-6中的任一项所述的半导体器件，其中，所述凸出结构沿第一方向包括第一端和第二端，所述第一端连接所述第一阱，且所述第一端沿第三方向上的长度小于所述第一端沿所述第三方向上的长度；
11.根据权利要求1-6中的任一项所述的半导体器件，其中，所述半导体器件包括第一半导体结构和与所述第一半导体结构绑定的第二半导体结构；其中，所述第一半导体结构包括所述多个第一晶体管，所述第二半导体结构包括存储阵列。
12.一种存储器装置，包括：
13.根据权利要求12所述的存储器装置，其中，所述第一半导体结构包括页缓冲器，所述页缓冲器包括多个间隔设置的所述第一晶体管。
14.根据权利要求12所述的存储器装置，其中，所述凸出结构沿第一方向延伸至所述凹陷...
【专利技术属性】
技术研发人员：石艳伟，王言虹，甘程，陈亮，刘威，夏志良，周文犀，张坤，杨远程，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。