System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 半导体装置的陶瓷基板及其制造方法制造方法及图纸_技高网

半导体装置的陶瓷基板及其制造方法制造方法及图纸

技术编号:42728876 阅读:19 留言:0更新日期:2024-09-13 12:13
一种半导体装置的陶瓷基板包括一陶瓷芯板、一电极层以及一焊料单元。电极层形成于陶瓷芯板的一侧;焊料单元包括一缓冲盛装层及一焊料层,焊料单元的剖面呈倒置的梯形,缓冲盛装层设置于电极层的表面,缓冲盛装层的顶面形成一凹陷的容置空间,焊料层填充于容置空间内,缓冲盛装层围绕焊料层。本申请还提供该半导体装置的陶瓷基板的制造方法。

【技术实现步骤摘要】

本申请主张美国临时专利申请案第63/450405号(申请日:2023年03月07日)的国际优先权,该申请案的完整内容纳入为本申请专利说明书的一部分以供参照。本申请涉及一种半导体装置的陶瓷基板以及其制造方法,特别是涉及一种陶瓷基板,其可供半导体晶粒,例如发光二极管晶粒(die)或者镭射二极管晶粒(die),贴合于其上。


技术介绍

1、目前发光二极管(led)或者是镭射二极管(laser diode)的封装方式是将半导体晶粒,例如发光二极管晶粒(die)或者镭射二极管晶粒(die),黏贴于次黏着基板(submount)。次黏着基板,可称为陶瓷基板或散热基板。次黏着基板主要的功用在于将晶粒本身所产生的热快速地导离开晶粒,以防止晶粒劣化。

2、次黏着基板具有一贴合区(attached zone),以供半导体晶粒贴合于其上。贴合区上形成一共熔层(eutectic layer),共熔层的面积小于或等于次黏着基板的面积。其中,次黏着基板的共熔层的材料可以是金锡合金(ausn)。

3、半导体晶粒的贴合过程,先是将晶粒放置于贴合区的共熔层。然后,加热至共熔层的熔点并冷却,使晶粒与次黏着基板片紧密贴合。冷却后,沿着画分的区域切割次黏着基板片,即形成个别的发光二极管或者是镭射二极管的封装。

4、先前技术的次黏着基板上的导体都是呈长方形的平面状,在上述加热熔融的过程中,共熔层的金-锡合金可能向外围的非贴合区的金表面扩散,而在非贴合区反应,形成共金现象。


技术实现思路

1、本申请所要解决的技术问题在于,针对现有技术的不足提供一种半导体装置的陶瓷基板,避免在贴合半导体晶粒的加热过程中产生共金现象。

2、为了解决上述的技术问题,本申请所采用的其中一技术方案是,提供一种半导体装置的陶瓷基板,其包括一陶瓷芯板、一电极层、以及一焊料单元。所述电极层形成于所述陶瓷芯板的一侧;所述焊料单元包括一缓冲盛装层及一焊料层,所述焊料单元的剖面呈倒置的梯形,所述缓冲盛装层设置于所述电极层的表面,所述缓冲盛装层的顶面形成一凹陷的容置空间,所述焊料层填充于所述容置空间内,所述缓冲盛装层围绕所述焊料层。

3、为了解决上述的技术问题,本申请所采用的另外一技术方案是,提供一种半导体装置的陶瓷基板的制造方法,包括至少下列步骤:提供一陶瓷芯板;形成一电极层,于所述陶瓷芯板的一侧;以及形成一缓冲盛装层于所述电极层的表面,所述缓冲盛装层的顶面形成一凹陷的容置空间;以及填充一焊料层于所述缓冲盛装层的所述容置空间内,其中所述缓冲盛装层与所述焊料层形成一焊料单元,所述焊料单元的剖面呈倒置的梯形。

4、本申请的其中一有益效果在于,本申请的半导体装置的陶瓷基板在贴合半导体晶粒的加热过程中,缓冲盛装层如同碗状,熔融的焊料层可以被包围并限制于缓冲盛装层内,而不会扩散至电极层,有效防止共金现象。

5、为使能更进一步了解本申请的特征及
技术实现思路
,请参阅以下有关本申请的详细说明与附图,然而所提供的附图仅用于提供参考与说明,并非用来对本申请加以限制。

本文档来自技高网...

【技术保护点】

1.一种半导体装置的陶瓷基板,其特征在于,包括:

2.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述电极层与所述焊料单元之间还包括一种子层、及至少一防护层,所述种子层形成于所述陶瓷芯板的上表面,所述至少一防护层形成于所述种子层的上表面,所述电极层形成于所述防护层上。

3.如权利要求2所述的半导体装置的陶瓷基板,其特征在于,所述种子层包含钛,且紧密接触于所述陶瓷芯板,其中所述至少一防护层包含铜防护层,所述铜防护层形成于所述种子层上,所述电极层以化学镍金的方式,分别形成一镍镀层、及一金覆盖层,所述金覆盖层覆盖于所述镍镀层的外表面。

4.如权利要求2所述的半导体装置的陶瓷基板,其特征在于,所述种子层包含钛,且紧密接触于所述陶瓷芯板,其中所述至少一防护层包含一铂防护层。

5.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述缓冲盛装层包括一第一缓冲层、及一第二缓冲层,所述第一缓冲层呈碗状且抵接于所述电极层,所述第二缓冲层呈碗状且形成于所述第一缓冲层的内表面,所述焊料层填充于所述第二缓冲层的内部。

6.如权利要求5所述的半导体装置的陶瓷基板,其特征在于,所述第一缓冲层包含钛,所述第二缓冲层包含铂,所述焊料层包含金-锡合金材料。

7.如权利要求5所述的半导体装置的陶瓷基板,其特征在于,所述第一缓冲层具有两外侧面各自呈平面状,其中每一所述外侧面相对于所述电极层呈倾斜状,并且每一所述外侧面与所述电极层形成一锐角夹角。

8.如权利要求5所述的半导体装置的陶瓷基板,其特征在于,所述第一缓冲层具有两外侧面各自呈弧面状。

9.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述焊料单元的顶缘外侧导角半径小于10μm。

10.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述陶瓷芯板的另一侧与所述焊料单元相对的位置还形成另一种子层于所述陶瓷芯板的下表面、另一防护层形成于另一所述种子层的上表面、另一电极层形成于另一所述防护层上。

11.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述缓冲盛装层包括至少一缓冲层,所述至少一缓冲层呈碗状且抵接于所述电极层,所述焊料层填充于所述至少一缓冲层的内部;其中所述至少一缓冲层包含铂。

12.一种半导体装置的陶瓷基板的制造方法,其特征在于,包括:

13.如权利要求12所述的半导体装置的陶瓷基板的制造方法,其特征在于,还包括:

14.如权利要求13所述的半导体装置的陶瓷基板的制造方法,其特征在于,所述第二可剥离层为一湿膜光阻,所述湿膜光阻的厚度大于所述干膜光阻的厚度。

15.如权利要求14所述的半导体装置的陶瓷基板的制造方法,其特征在于,包括以黄光微影技术以蚀刻所述第一可剥离层以形成所述第一图案凹陷部。

16.如权利要求15所述的半导体装置的陶瓷基板的制造方法,其特征在于,包括以黄光微影技术以蚀刻所述第二可剥离层以形成所述碗状凹陷部。

17.如权利要求13所述的半导体装置的陶瓷基板的制造方法,其特征在于,所述碗状凹陷部的底部面积小于所述碗状凹陷部的顶部开口的面积。

18.如权利要求12所述的半导体装置的陶瓷基板的制造方法,其特征在于,包括以蒸镀方式填充所述焊料层于所述缓冲盛装层的所述容置空间内。

19.如权利要求18所述的半导体装置的陶瓷基板的制造方法,其特征在于,还包括形成一焊料保护层于所述焊料层上,所述焊料保护层保护所述焊料层,所述焊料保护层包括金。

...

【技术特征摘要】

1.一种半导体装置的陶瓷基板,其特征在于,包括:

2.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述电极层与所述焊料单元之间还包括一种子层、及至少一防护层,所述种子层形成于所述陶瓷芯板的上表面,所述至少一防护层形成于所述种子层的上表面,所述电极层形成于所述防护层上。

3.如权利要求2所述的半导体装置的陶瓷基板,其特征在于,所述种子层包含钛,且紧密接触于所述陶瓷芯板,其中所述至少一防护层包含铜防护层,所述铜防护层形成于所述种子层上,所述电极层以化学镍金的方式,分别形成一镍镀层、及一金覆盖层,所述金覆盖层覆盖于所述镍镀层的外表面。

4.如权利要求2所述的半导体装置的陶瓷基板,其特征在于,所述种子层包含钛,且紧密接触于所述陶瓷芯板,其中所述至少一防护层包含一铂防护层。

5.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述缓冲盛装层包括一第一缓冲层、及一第二缓冲层,所述第一缓冲层呈碗状且抵接于所述电极层,所述第二缓冲层呈碗状且形成于所述第一缓冲层的内表面,所述焊料层填充于所述第二缓冲层的内部。

6.如权利要求5所述的半导体装置的陶瓷基板,其特征在于,所述第一缓冲层包含钛,所述第二缓冲层包含铂,所述焊料层包含金-锡合金材料。

7.如权利要求5所述的半导体装置的陶瓷基板,其特征在于,所述第一缓冲层具有两外侧面各自呈平面状,其中每一所述外侧面相对于所述电极层呈倾斜状,并且每一所述外侧面与所述电极层形成一锐角夹角。

8.如权利要求5所述的半导体装置的陶瓷基板,其特征在于,所述第一缓冲层具有两外侧面各自呈弧面状。

9.如权利要求1所述的半导体装置的陶瓷基板,其特征在于,所述焊料单元的顶缘外侧导角半径小于10μm...

【专利技术属性】
技术研发人员:沈承宏吴思翰赖致玮施建宇潘明彦张嘉帅
申请(专利权)人:同欣电子工业股份有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1