实现分体模块之间隔直低频时钟信号传输的方法与系统技术方案

一种实现分体模块之间隔直低频时钟信号传输的方法与系统，发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用高频时钟信号对低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送与接收；接收端利用接收到的高频线路时钟生成同步时钟并对接收到的高频线路时钟延时，然后进行解码，得到带有固定延时的低频时钟信号；发送端和接收端均为分体模块。相应地，实现分体模块之间隔直低频信号传输的系统，包括发送端和接收端，发送端包括主时钟单元、子时钟单元、编码器与隔直变压器；接收端包括隔直变压器、时钟恢复单元，延时单元与解码器。本发明专利技术所述方法用简单的方案和低廉的成本实现了低频时钟信号隔直传输。

【技术实现步骤摘要】

本专利技术涉及低频时钟信号传输领域，尤其涉及一种实现通讯设备分体模块之间隔直低频时钟信号传输的方法与系统。
技术介绍
当前通讯系统多采用分体模块化设计，如GSM系统中，基站收发信机(BaseTransceiver Station,縮写为BTS)由一个控制传输单元和多个无线收发信单元组成。控制传输单元与无线收发信单元之间用电缆、光纤等连接，在提高组网灵活性的同时，降低了网络的维护成本。 对于这种模块化设计，各分体模块之间往往需要传输低频时钟信号，以确保各分体模块之间的通讯同步。如在基站收发信机子系统内部的控制传输单元和无线收发信单元分体设计情况下，控制传输单元需向各无线收发信单元传输低频时钟信号作为帧同步信号，以保证各无线收发信单元之间空口帧同步。 目前采用非隔直的外部线缆实现各分体模块之间同步信号的传输，然而此方案中分体模块之间存在直流通路，必然导致以下3个问题 1.在实际应用中分体模块之间往往存在较大瞬态电势差，严重时可能损坏分体模块； 2.直流通路还会产生很大的电流环，使系统的电磁兼容(ElectromagneticCompatibility，縮写为EMC)的辐射性能恶化； 3.直流通路会将雷击浪涌能量直接引入各分体模块单板内，造成元器件损坏。 因此，分体模块之间的同步信号需要进行隔直传输。外部线缆的隔直传输一般采用隔直变压器实现，但是帧同步信号的频率往往很低，不能直接通过隔直变压器。
技术实现思路
本专利技术要解决的技术问题是提供一种分体模块之间隔直低频信号传输的方法，能够避免分体模块之间直流通路传输的问题。 为了解决上述问题，本专利技术提供了实现分体模块之间隔直低频信号传输的方法，该方法包括 发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送到接收端； 接收端利用接收到的高频线路时钟生成频率为系统主时钟频率正整数倍的同步时钟，利用所述同步时钟将所述接收到的高频线路时钟延时后对所述接收到的高频线路时钟进行解码，得到带有固定延时的低频时钟信号； 所述发送端和接收端均为分体模块。 进一步地，上述方法还可具有以下特点 所述高频时钟信号与所述低频时钟信号均为高电平有效，接收端是利用所述同步时钟的下降沿触发，将所述接收到的高频线路时钟延时N+0. 5个同步时钟周期，N为正整数，延时时间不能大于所述低频时钟信号的有效电平脉宽；或者 所述高频时钟信号与所述低频时钟信号均为低电平有效，接收端是利用所述同步时钟的上升沿触发，将所述接收到的高频线路时钟延时N+0. 5个同步时钟周期，N为正整数，延时时间不能大于所述低频时钟信号的有效电平脉宽。 进一步地，上述方法还可具有以下特点 所述高频时钟信号与所述低频时钟信号均为高电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做或运算，产生携带所述低频时钟信号的有效电平脉宽信息的高频线路时钟，接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做与运算，得到带有固定延时的低频时钟信号；或者 所述高频时钟信号与所述低频时钟信号均为低电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做与运算，产生携带所述低频时钟信号的有效电平脉宽信息的所述高频线路时钟；接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做或运算，得到带有固定延时的低频时钟信号。进一步地，上述方法还可具有以下特点 所述低频时钟信号的频率低于lKHz，所述高频时钟信号的频率高于500KHz，通过对发送端的所述系统主时钟分别进行不同次数的分频得到的。 进一步地，上述方法还可具有以下特点 所述高频时钟信号的有效电平脉宽小于所述低频时钟信号的有效电平脉宽，且频率为所述低频时钟信号的正整数倍；所述同步时钟的频率为所述系统主时钟的正整数倍，所述低频时钟信号的有效电平脉宽与所述高频信号的有效电平脉宽的差值应大于同步时钟周期的宽度。 本专利技术提供的实现分体模块之间隔直低频信号传输的系统，包括发送端和接收端，所述发送端和接收端均为分体模块，其中 发送端包括主时钟单元、子时钟单元、编码器和隔直变压器；接收端包括隔直变压器、时钟恢复单元，延时单元和解码器；其中 所述主时钟单元用于产生系统主时钟并传输到所述子时钟单元； 所述子时钟单元用于对所述系统主时钟进行不同次数的分频，分别得到低频时钟信号和高频时钟信号； 所述编码器用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过所述发送端的隔直变压器发送到接收端； 所述接收端的隔直变压器用于将接收到的所述高频线路时钟传输到所述时钟恢复单元； 所述时钟恢复单元用于将所述接收到的高频线路时钟倍频后得到接收端的同步时钟并传输到所述延时单元； 所述延时单元用所述接收端的同步时钟对所述接收到的高频线路时钟延时后得到延时后的高频线路时钟并传输给所述解码器； 所述解码器用于对所述延时后的高频线路时钟与所述接收到的高频线路时钟解码得到带有固定延时的低频时钟信号。 进一步地，上述系统还可具有以下特点 所述子时钟单元包括ni分频模块和n2分频模块，所述分频模块对所述系统主时钟分频得到所述低频时钟信号，所述n2分频模块对所述系统主时钟分频得到所述高频时钟信号，所述&分频模块与所述n2分频模块采用同一清零信号，保证得到的所述低频时钟信号与所述高频时钟信号的相位对齐。 进一步地，上述系统还可具有以下特点 所述编码器为或门，将所述高频时钟信号对所述低频时钟信号做或运算后，产生携带所述低频时钟信号的高电平脉宽信息的高频线路时钟，所述解码器为与门，对所述延时后的高频线路时钟与所述接收到的高频线路时钟做与运算得到所述带有固定延时的低频时钟信号；或者 所述编码器为与门，将所述高频时钟信号对所述低频时钟信号做与运算后，产生携带所述低频时钟信号的低电平脉宽信息的高频线路时钟，所述解码器为或门，对所述延时后的高频线路时钟与所述接收到的高频线路时钟做或运算得到所述带有固定延时的低频时钟信号； 所述高频时钟信号的有效电平脉宽小于所述低频时钟信号的有效电平脉宽，且频率为所述低频时钟信号的正整数倍；所述同步时钟的频率为所述系统主时钟的正整数倍，所述低频时钟信号的有效电平脉宽与所述高频信号的有效电平脉宽的差值应大于同步时钟周期的宽度。 进一步地，上述系统还可具有以下特点 所述延时单元包含一个或多个串接的延时模块，将所述同步时钟作为各延时模块的触发信号；各分体模块采用相同的延时单元； 所述高频时钟信号与所述低频时钟信号均为高电平有效，所述延时单元是利用所述同步时钟的下降沿触发，将所述接收到的高频线路时钟延时N+0. 5个同步时钟周期，N为正整数，延时时间不能大于低频时钟信号的有效电平脉宽；或者，所述高频时钟信号与所述低频时钟信号均为低电平有效，所述延时单元是利用所述同步时钟的上升沿触发，将所述接收到的高频线路时钟延时N+0. 5个同步时钟周期，N为正整数，延时时间不能大于低频时钟信号的有效电平脉宽。 进一步地，上述系统还可具有以下特点 所述r本文档来自技高网...

【技术保护点】
一种实现分体模块之间隔直低频信号传输的方法，该方法包括：发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送到接收端；接收端利用接收到的高频线路时钟生成频率为系统主时钟频率正整数倍的同步时钟，利用所述同步时钟将所述接收到的高频线路时钟延时后对所述接收到的高频线路时钟进行解码，得到带有固定延时的低频时钟信号；所述发送端和接收端均为分体模块。

【技术特征摘要】
一种实现分体模块之间隔直低频信号传输的方法，该方法包括发送端通过对系统主时钟进行不同次数的分频得到低频时钟信号和高频时钟信号，用所述高频时钟信号对所述低频时钟信号编码后产生高频线路时钟并通过隔直变压器发送到接收端；接收端利用接收到的高频线路时钟生成频率为系统主时钟频率正整数倍的同步时钟，利用所述同步时钟将所述接收到的高频线路时钟延时后对所述接收到的高频线路时钟进行解码，得到带有固定延时的低频时钟信号；所述发送端和接收端均为分体模块。2. 如权利要求1所述的方法，其特征在于所述高频时钟信号与所述低频时钟信号均为高电平有效，接收端是利用所述同步时钟的下降沿触发，将所述接收到的高频线路时钟延时N+0. 5个同步时钟周期，N为正整数，延时时间不能大于所述低频时钟信号的有效电平脉宽；或者所述高频时钟信号与所述低频时钟信号均为低电平有效，接收端是利用所述同步时钟的上升沿触发，将所述接收到的高频线路时钟延时N+0. 5个同步时钟周期，N为正整数，延时时间不能大于所述低频时钟信号的有效电平脉宽。3. 如权利要求1所述的方法，其特征在于所述高频时钟信号与所述低频时钟信号均为高电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做或运算，产生携带所述低频时钟信号的有效电平脉宽信息的高频线路时钟，接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做与运算，得到带有固定延时的低频时钟信号；或者所述高频时钟信号与所述低频时钟信号均为低电平有效，发送端用所述高频时钟信号对所述低频时钟信号编码时，是将所述高频时钟信号和所述低频时钟信号做与运算，产生携带所述低频时钟信号的有效电平脉宽信息的所述高频线路时钟；接收端对所述接收到的高频线路时钟进行解码时，是将所述延时后的高频线路时钟和所述接收到的高频线路时钟做或运算，得到带有固定延时的低频时钟信号。4. 如权利要求1所述的方法，其特征在于所述低频时钟信号的频率低于lKHz，所述高频时钟信号的频率高于500KHz，通过对发送端的所述系统主时钟分别进行不同次数的分频得到的。5. 如权利要求1所述的方法，其特征在于所述高频时钟信号的有效电平脉宽小于所述低频时钟信号的有效电平脉宽，且频率为所述低频时钟信号的正整数倍；所述同步时钟的频率为所述系统主时钟的正整数倍，所述低频时钟信号的有效电平脉宽与所述高频信号的有效电平脉宽的差值应大于同步时钟周期的宽度。6. —种实现分体模块之间隔直低频信号传输的系统，包括发送端和接收端，所述发送端和接收端均为分体模块，其特征在于发送端包括主时钟单元、子时钟单元、编码器和隔直变压器；接收端包括隔直变压器、时钟恢复单元，延时单元和解码器；其中所述主时钟单元用于产生系统主时钟并传输到所述子时钟单元；所述子时钟单元用于...

【专利技术属性】
技术研发人员：罗庆军，李虎虎，张恩溯，闫鹏周，
申请(专利权)人：中兴通讯股份有限公司，
类型：发明
国别省市：94[中国|深圳]