【技术实现步骤摘要】
本公开涉及用于可调整的顶部选择栅极(tsg)控制的存储设备、系统和方法，所述可调整的顶部选择栅极(tsg)控制例如用于在三维(3d)存储器件中细化调节阈值电压(vth)并增加tsg可靠性。
技术介绍
1、闪存(flash)是一种非易失性存储器，其使用存储在电荷存储层上的电荷来表示信息。闪存将每个位(例如，0或1)存储在存储单元中，该存储单元包括具有电荷存储层的晶体管。存储器件架构可以提供超高密度存储。
2、顶部选择栅极(tsg)是一种阵列连接，其向存储阵列中的特定存储单元提供电压以选择要读取、编程或擦除哪行的位。tsg切口(例如，绝缘层)切割穿过tsg层，并且可以用于将存储页或存储指分成两个相等的存储页。tsg切口可以横向延伸跨越存储页并在相邻存储串之间延伸，有效地减少了每个存储页的面积，而不会降低存储容量。tsg切口可以在选择的存储串和未选择的存储串之间进行区分。
3、当前的3d存储器件利用更长的存储串(例如，nand串)。存储串的存储单元可以被从底部到顶部编程。然而，随着存储串的长度增加，制造过程中的变化可能导致横向tsg切口位置(例如，垂直)偏移。tsg切口位置的偏移可能导致非对称tsg切口，这可能增加泄漏电流(例如，沟道未被完全隔离)并随着时间的推移降低tsg的可靠性。
技术实现思路
1、因此，需要提供可调整的顶部选择栅极(tsg)控制以本质上增大粗化阈值电压(vth_coarse)并通过掺杂减少泄漏电流。此外，需要动态地调整并细化调节存储串的阈值电
2、在一些方面，三维(3d)存储器件可以包括存储串、第一栅极触点、第二栅极触点和粗化顶部选择栅极(tsg)切口。在一些方面，存储串可以被配置为存储电荷。在一些方面，第一栅极触点可以围绕存储串的第一部分。在一些方面，第一栅极触点可以耦合到被配置为寻址存储串的粗化顶部选择栅极(tsg)线。在一些方面，粗化tsg线可以被配置为耦合粗化阈值电压(vth_coarse)以用于对存储串进行编程。在一些方面，第二栅极触点可以围绕存储串的第二部分。在一些方面，第二栅极触点可以耦合到被配置为对存储串编程的字线。在一些方面，粗化tsg切口可以延伸到存储串的一部分中。在一些方面，粗化tsg切口可以设置在存储串和与存储串相邻的第二存储串之间。
3、在一些方面，存储串的第一部分可以被掺杂。在一些方面，存储串的第一部分可以被配置为本质上增大粗化阈值电压(vth_coarse)并减少存储串的泄漏电流。在一些方面，3d存储器件还可以包括耦合到粗化tsg线的控制器。在一些方面，控制器可以被配置为提供粗化阈值电压(vth_coarse)。在一些方面，粗化阈值电压(vth_coarse)可以在约2伏特(v)至约5v的范围内。在一些方面，粗化阈值电压(vth_coarse)可以在约0.5v至约7.5v的范围内。在一些方面，第一栅极触点可以包括多个第一栅极触点，每个第一栅极触点耦合到粗化tsg线。
4、在一些方面，粗化tsg切口延伸到存储串的沟道和第二存储串的沟道中。在一些方面，粗化tsg切口可以是对称的。在一些方面，粗化tsg切口可以包括延伸到存储串的沟道和第二存储串的沟道中的对称的粗化tsg切口。在一些方面，粗化tsg切口延伸到存储串的沟道或第二存储串的沟道中。在一些方面，粗化tsg切口可以是非对称的。在一些方面，粗化tsg切口可以包括延伸到存储串的沟道或第二存储串的沟道中的非对称的粗化tsg切口。
5、在一些方面，3d存储器件还可以包括围绕存储串的第三部分的第三栅极触点。在一些方面，第三栅极触点可以耦合到被配置为寻址存储串的缓冲tsg线。在一些方面，缓冲tsg线可以被配置为耦合缓冲阈值电压(vth_buffer)以用于对存储串进行编程。在一些方面，3d存储器件还可以包括耦合到缓冲tsg线的控制器。在一些方面，控制器可以被配置为提供缓冲阈值电压(vth_buffer)。在一些方面，缓冲阈值电压(vth_buffer)可以在从大约0v到大约2v的范围内。在一些方面，缓冲阈值电压(vth_buffer)可以在从大约0v到大约5v的范围内。在一些方面，第三栅极触点可以包括多个第三栅极触点，每个第三栅极触点耦合到缓冲tsg线。
6、在一些方面，3d存储器件还可以包括围绕存储串的第四部分的第四栅极触点。在一些方面，第四栅极触点可以耦合到被配置为寻址存储串的细化tsg线。在一些方面，细化tsg线可以被配置为耦合细化阈值电压(vth_fine)以用于对存储串进行编程。在一些方面，3d存储器件还可以包括耦合到细化tsg线的控制器。在一些方面，控制器可以被配置为提供细化阈值电压(vth_fine)。在一些方面，细化阈值电压(vth_fine)可以在从大约2v到大约2.2v的范围内。在一些方面，细化阈值电压(vth_fine)可以在从大约0.5v到大约5v的范围内。在一些方面，第四栅极触点可以包括多个第四栅极触点，每个第四栅极触点耦合到细化tsg线。
7、在一些方面，三维(3d)存储器器件可包括存储串、第一栅极触点、第二栅极触点和粗化顶部选择栅极(tsg)切口。在一些方面，存储串可以被配置为存储电荷。在一些方面，存储串可以包括延伸的上部部分。在一些方面，第一栅极触点可以围绕存储串的延伸的上部部分。在一些方面，第一栅极触点可以耦合到被配置为寻址存储串的粗化顶部选择栅极(tsg)线。在一些方面，粗化tsg线可以被配置为耦合粗化阈值电压(vth_coarse)以用于对存储串进行编程。在一些方面，第二栅极触点可以围绕存储串的第二部分。在一些方面，第二栅极触点可以耦合到被配置为对存储串进行编程的字线。在一些方面，粗化tsg切口可以设置在存储串和与存储串相邻的第二存储串之间。
8、在一些方面，可以掺杂存储串的延伸的上部部分。在一些方面，存储串的延伸的上部部分可以被配置为本质上增大粗化阈值电压(vth_coarse)并减少存储串的泄漏电流。在一些方面，3d存储器件还可以包括耦合到粗化tsg线的控制器。在一些方面，控制器可以被配置为提供粗化阈值电压(vth_coarse)。在一些方面，粗化阈值电压(vth_coarse)可以在从大约0v到大约10v的范围内。在一些方面，第一栅极触点可以包括多个第一栅极触点，每个第一栅极触点耦合到粗化tsg线。
9、在一些方面，粗化tsg切口可以包括设置在存储串的延伸的上部部分和第二存储串的延伸的上部部分之间的倾斜tsg切口。在一些方面，在平面图中，倾斜的tsg切口可以包括之字形。
10、在一些方面，3d存储器件还可以包括围绕存储串的第三部分的第三栅极触点。在一些方面，第三栅极触点可以耦合到被配置为寻址存储串的缓冲tsg线。在一些方面，缓冲tsg线可以被配置为耦合缓冲阈值电压(vth_buffer)以用于对存储串进行编程。在一些方面，3d本文档来自技高网...
【技术保护点】
1.一种三维存储器件，包括：
2.根据权利要求1所述的存储器件，其中，所述存储串的所述第一部分被掺杂。
3.根据权利要求1所述的存储器件，还包括耦合到所述粗化TSG线并被配置为提供所述粗化阈值电压(Vth_coarse)的控制器。
4.根据权利要求1所述的存储器件，其中，所述第一栅极触点包括多个第一栅极触点，每个所述第一栅极触点耦合到所述粗化TSG线。
5.根据权利要求1所述的存储器件，其中，所述粗化TSG切口延伸到所述存储串的沟道和所述第二存储串的沟道中。
6.根据权利要求1所述的存储器件，其中，所述粗化TSG切口延伸到所述存储串的沟道或所述第二存储串的沟道中。
7.根据权利要求1所述的存储器件，还包括围绕所述存储串的第三部分的第三栅极触点，所述第三栅极触点耦合到缓冲TSG线，所述缓冲TSG线被配置为耦合缓冲阈值电压(Vth_buffer)以用于对所述存储串进行编程。
8.根据权利要求7所述的存储器件，还包括耦合到所述缓冲TSG线并被配置为提供所述缓冲阈值电压(Vth_buffer)的控制器。<...
【技术特征摘要】
1.一种三维存储器件，包括：
2.根据权利要求1所述的存储器件，其中，所述存储串的所述第一部分被掺杂。
3.根据权利要求1所述的存储器件，还包括耦合到所述粗化tsg线并被配置为提供所述粗化阈值电压(vth_coarse)的控制器。
4.根据权利要求1所述的存储器件，其中，所述第一栅极触点包括多个第一栅极触点，每个所述第一栅极触点耦合到所述粗化tsg线。
5.根据权利要求1所述的存储器件，其中，所述粗化tsg切口延伸到所述存储串的沟道和所述第二存储串的沟道中。
6.根据权利要求1所述的存储器件，其中，所述粗化tsg切口延伸到所述存储串的沟道或所述第二存储串的沟道中。
7.根据权利要求1所述的存储器件，还包括围绕所述存储串的第三部分的第三栅极触点，所述第三栅极触点耦合到缓冲tsg线，所述缓冲tsg线被配置为耦合缓冲阈值电压(vth_buffer)以用于对所述存储串进行编程。
8.根据权利要求7所述的存储器件，还包括耦合到所述缓冲tsg线并被配置为提供所述缓冲阈值电压(vth_buffer)的控制器。
9.根据权利要求1所述的存储器件，还包括围绕所述存储串的第四部分的第四栅极触点，所述第四栅极触点耦合到细化tsg线，所述细化tsg线被配置为耦合细化阈值电压(vth_fine)以用于对所述存储串进行编程。
10.根据权利要求9所述的存储器件，还包括耦合到所述细化tsg线并被配置为提供所述细化阈值电压(vth_fine)的控制器。
11.一种三维存储器件，包括：
12.根据权利要求11所述的存储器件，其中，所述存储串的所述延伸的上部部分被掺杂。
13.根据权利要求11所述的存储器件，还包括耦合到所述粗化tsg线并被配置为提供所述粗化阈值电压(vth_coarse)的控制器。
14.根据权利要求11所述的存储器件，其中，所述第一栅极触点包括多个第一栅极触点，每个所述第一栅极触点耦合到所述粗化tsg线。
15.根据权利要求11所述的存储器件，其中，所述粗化tsg切口包括设置在所述存储串的所述延伸的上部部分与所述第二存储串的延伸的上部部分之间的倾斜的tsg切口。
16.根据权利要求15所述的存储器件，其中，在平面图中，所述倾斜的tsg切口包括之字形。
17.根据权利要求11所述的存储器件，还包括围绕所述存储串的第三部分的第三栅极触点，所述第三栅极触点耦合到缓冲tsg线，所述缓冲tsg线被配置为耦合缓冲阈值电压(vth_buffer)以用于对所述存储串进行编程。
18.根据权利要求17所述的存储器件，还包括耦合到所述缓冲tsg线并被配置为提供所述缓冲阈值电压(vth_buffer)的控制器。
19.根据权利要求11所述的存储器件，还包括围绕所述存储串的第四部分的第四栅极触点，所述第四栅极触...
【专利技术属性】
技术研发人员：贾建权，刘磊，靳磊，夏志良，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。