【技术实现步骤摘要】
本申请涉及电子，特别涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、电子装置。
技术介绍
1、阵列基板行驱动(gate driver on array，goa)技术是一种将移位寄存器单元集成在阵列基板上的技术，相应的，移位寄存器单元也可以称为goa电路。goa电路通常包括级联的多个移位寄存器单元，各个移位寄存器单元均有一个信号输出端，信号输出端在输入信号的驱动下向连接的像素输出信号，并且信号输出端输出的信号同时作为当前级移位寄存器单元输出至像素的栅极驱动信号和级联的下一级移位寄存器单元的输入信号。
2、在移位寄存器单元经信号输出端输出信号的电压达到一个较大的电压范围时，可以同时驱动多个像素，但是可能会出现过电流问题，即向像素输出的驱动电流过大。而驱动电流过大，会使得对像素中电容进行充电的充电速度过快(即充电时间过短)，进而导致栅极驱动信号的转换速率(slew rate，sr)加快。在转换速率过高时，又会导致峰值电流过高，引起电磁干扰(electromagnetic interference，emi)问题。
技术实现思路
1、本申请实施例提供了一种移位寄存器单元及其驱动方法、栅极驱动电路、电子装置，可以防止移位寄存器单元的过电流问题和emi问题。所述技术方案如下：
2、一方面，提供了一种移位寄存器单元，所述移位寄存器单元包括：第一控制电路、第二控制电路和输出电路；所述第一控制电路，与所述输出电路耦接，并用于控制所述输出电路的充电时间；所述第二控制电路，与所述
3、在一种可能的实施方式中，所述第一控制电路包括第一偏置电流级，所述第一偏置电流级的电流大小用于控制所述充电时间；所述第二控制电路包括第二偏置电流级，所述第二偏置电流级的电流大小用于控制所述放电时间。
4、在一种可能的实施方式中，所述第一控制电路通过第一节点与所述输出电路耦接，所述第一控制电路，还分别与第一电源端、第一时钟端和第二时钟端耦接，并用于响应于所述第一时钟端提供的第一时钟信号和所述第二时钟端提供的第二时钟信号，控制所述第一偏置电流级与所述第一节点的通断；
5、所述第二控制电路通过第二节点与所述输出电路耦接，所述第二控制电路，还分别与第二电源端、所述第一时钟端和所述第二时钟端耦接，并用于响应于所述第一时钟端提供的第一时钟信号和所述第二时钟端提供的第二时钟信号，控制所述第二偏置电流级与所述第二节点的通断；
6、所述输出电路，还分别与所述第一电源端、所述第二电源端和输出端耦接，并用于响应于所述第一节点的电位，控制所述第一电源端与所述输出端的通断，响应于所述第二节点的电位，控制所述第二电源端与所述输出端的通断。
7、在一种可能的实施方式中，所述第一控制电路包括：第一晶体管、第二晶体管和第三晶体管；
8、所述第一晶体管的第一极与所述第一电源端耦接，所述第一晶体管的第二极与所述第一偏置电流级耦接，所述第一晶体管的栅极与所述第一晶体管的第二极耦接；
9、所述第二晶体管的第一极与所述第一晶体管的栅极耦接，所述第二晶体管的栅极与所述第一时钟端耦接，所述第二晶体管的第二极与所述第一节点耦接；
10、所述第三晶体管的第一极与所述第一节点耦接，所述第三晶体管的栅极与所述第二时钟端耦接，所述第三晶体管的第二极与所述第一电源端耦接。
11、在一种可能的实施方式中，所述第一偏置电流级包括第一子偏置电流级和至少一个第二子偏置电流级，所述第一子偏置电流级与所述第一晶体管的第二极耦接，所述至少一个第二子偏置电流级通过至少一个第一开关器件分别与所述第一晶体管的第二极耦接，所述至少一个第一开关器件用于调节所述第一偏置电流级的电流大小。
12、在一种可能的实施方式中，所述第二控制电路包括：第四晶体管、第五晶体管和第六晶体管；
13、所述第四晶体管的第一极与所述第二电源端耦接，所述第四晶体管的第二极与所述第二偏置电流级耦接，所述第四晶体管的栅极与所述第四晶体管的第二极耦接；
14、所述第五晶体管的第一极与所述第四晶体管的栅极耦接，所述第五晶体管的栅极与所述第一时钟端耦接，所述第五晶体管的第二极与所述第二节点耦接；
15、所述第六晶体管的第一极与所述第二节点耦接，所述第六晶体管的栅极与所述第二时钟端耦接，所述第六晶体管的第二极与所述第二电源端耦接。
16、在一种可能的实施方式中，所述第二偏置电流级包括第三子偏置电流级和至少一个第四子偏置电流级，所述第三子偏置电流级与所述第四晶体管的第二极耦接，所述至少一个第四子偏置电流级通过至少一个第二开关器件分别与所述第四晶体管的第二极耦接，所述至少一个第二开关器件用于调节所述第二偏置电流级的电流大小。
17、在一种可能的实施方式中，所述输出电路包括第一子输出电路和第二子输出电路；
18、所述第一子输出电路，分别与所述第一电源端、所述第一节点和所述输出端耦接，所述第一子输出电路包括的驱动晶体管的数量用于控制所述移位寄存器单元的充电时间；所述第二子输出电路，分别与所述第二电源端、所述第二节点和所述输出端耦接，所述第二子输出电路包括的驱动晶体管的数量用于控制所述移位寄存器单元的放电时间。
19、在一种可能的实施方式中，所述第一子输出电路包括第七晶体管和至少一个第八晶体管；所述第七晶体管和所述至少一个第八晶体管中的各个晶体管的第一极与所述第一电源端耦接，所述第七晶体管和所述至少一个第八晶体管中的各个晶体管的栅极与所述第一节点耦接，所述第七晶体管的第二极与所述输出端耦接，所述至少一个第八晶体管的第二极通过至少一个第三开关器件分别与所述输出端耦接，所述至少一个第三开关器件用于调节所述第一子输出电路包括的驱动晶体管的数量。
20、在一种可能的实施方式中，所述第二子输出电路包括第九晶体管和至少一个第十晶体管；所述第九晶体管和所述至少一个第十晶体管中的各个晶体管的第二极与所述第二电源端耦接，所述第九晶体管和所述至少一个第十晶体管中的各个晶体管的栅极与所述第二节点耦接，所述第九晶体管的第二极与所述输出端耦接，所述至少一个第十晶体管的第二极通过至少一个第四开关器件分别与所述输出端耦接，所述至少一个第四开关器件用于调节所述第二子输出电路包括的驱动晶体管的数量。
21、另一方面，提供了一种移位寄存器单元的驱动方法，其特征在于，应用于如上述方面所述的移位寄存器单元中；所述方法包括：
22、在充电阶段，第一控制电路和第二控制电路控制输出电路进行充电，充电时间由所述第一控制电路控制；
23、在放电阶段，所述第一控制电路和所述第二控制电路控制所述输出电路进行放电，放电时间由所述第二控制电路控制。
24、在一种可能的实施方式中，所述方法还包括：在所述充电阶段，通过控制所述至少一个本文档来自技高网...
【技术保护点】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：第一控制电路(01)、第二控制电路(02)和输出电路(03)；
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一控制电路(01)包括第一偏置电流级(I1)，所述第一偏置电流级(I1)的电流大小用于控制所述充电时间；
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制电路(01)通过第一节点(N1)与所述输出电路(03)耦接，所述第一控制电路(01)，还分别与第一电源端(VGH)、第一时钟端(CLKA)和第二时钟端(CLKB)耦接，并用于响应于所述第一时钟端(CLKA)提供的第一时钟信号和所述第二时钟端(CLKB)提供的第二时钟信号，控制所述第一偏置电流级(I1)与所述第一节点(N1)的通断；
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一控制电路(01)包括：第一晶体管(T1)、第二晶体管(T2)和第三晶体管(T3)；
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一偏置电流级(I1)包括第一子偏置电流级和至少一个第二子偏
6.根据权利要求3所述的移位寄存器单元，其特征在于，所述第二控制电路(02)包括：第四晶体管(T4)、第五晶体管(T5)和第六晶体管(T6)；
7.根据权利要求6所述的移位寄存器单元，其特征在于，所述第二偏置电流级(I2)包括第三子偏置电流级和至少一个第四子偏置电流级，所述第三子偏置电流级与所述第四晶体管(T4)的第二极耦接，所述至少一个第四子偏置电流级通过至少一个第二开关器件分别与所述第四晶体管(T4)的第二极耦接，所述至少一个第二开关器件用于调节所述第二偏置电流级(I2)的电流大小。
8.根据权利要求3-7任一所述的移位寄存器单元，其特征在于，所述输出电路(03)包括第一子输出电路(031)和第二子输出电路(032)；
9.根据权利要求8所述的移位寄存器单元，其特征在于，所述第一子输出电路(031)包括第七晶体管(T7)和至少一个第八晶体管(T8)；所述第七晶体管(T7)和所述至少一个第八晶体管(T8)中的各个晶体管的第一极与所述第一电源端(VGH)耦接，所述第七晶体管(T7)和所述至少一个第八晶体管(T8)中的各个晶体管的栅极与所述第一节点(N1)耦接，所述第七晶体管(T7)的第二极与所述输出端(OUT)耦接，所述至少一个第八晶体管(T8)的第二极通过至少一个第三开关器件分别与所述输出端(OUT)耦接，所述至少一个第三开关器件用于调节所述第一子输出电路(031)包括的驱动晶体管的数量。
10.根据权利要求8所述的移位寄存器单元，其特征在于，所述第二子输出电路(032)包括第九晶体管(T9)和至少一个第十晶体管(T10)；所述第九晶体管(T9)和所述至少一个第十晶体管(T10)中的各个晶体管的第二极与所述第二电源端(VGL)耦接，所述第九晶体管(T9)和所述至少一个第十晶体管(T10)中的各个晶体管的栅极与所述第二节点(N2)耦接，所述第九晶体管(T9)的第二极与所述输出端(OUT)耦接，所述至少一个第十晶体管(T10)的第二极通过至少一个第四开关器件分别与所述输出端(OUT)耦接，所述至少一个第四开关器件用于调节所述第二子输出电路(032)包括的驱动晶体管的数量。
11.一种移位寄存器单元的驱动方法，其特征在于，所述方法应用于如权利要求1至10任一所述的移位寄存器单元中；所述方法包括：
12.一种栅极驱动电路，所述栅极驱动电路包括：至少两个级联的如权利要求1至10任一所述的移位寄存器单元(00)；
13.一种电子装置，所述电子装置包括：驱动负载(100)，以及如权利要求12所述的栅极驱动电路(000)；所述栅极驱动电路(000)用于向驱动负载(100)传输栅极驱动信号。
...【技术特征摘要】
1.一种移位寄存器单元，其特征在于，所述移位寄存器单元包括：第一控制电路(01)、第二控制电路(02)和输出电路(03)；
2.根据权利要求1所述的移位寄存器单元，其特征在于，所述第一控制电路(01)包括第一偏置电流级(i1)，所述第一偏置电流级(i1)的电流大小用于控制所述充电时间；
3.根据权利要求2所述的移位寄存器单元，其特征在于，所述第一控制电路(01)通过第一节点(n1)与所述输出电路(03)耦接，所述第一控制电路(01)，还分别与第一电源端(vgh)、第一时钟端(clka)和第二时钟端(clkb)耦接，并用于响应于所述第一时钟端(clka)提供的第一时钟信号和所述第二时钟端(clkb)提供的第二时钟信号，控制所述第一偏置电流级(i1)与所述第一节点(n1)的通断；
4.根据权利要求3所述的移位寄存器单元，其特征在于，所述第一控制电路(01)包括：第一晶体管(t1)、第二晶体管(t2)和第三晶体管(t3)；
5.根据权利要求4所述的移位寄存器单元，其特征在于，所述第一偏置电流级(i1)包括第一子偏置电流级和至少一个第二子偏置电流级，所述第一子偏置电流级与所述第一晶体管(t1)的第二极耦接，所述至少一个第二子偏置电流级通过至少一个第一开关器件分别与所述第一晶体管(t1)的第二极耦接，所述至少一个第一开关器件用于调节所述第一偏置电流级(i1)的电流大小。
6.根据权利要求3所述的移位寄存器单元，其特征在于，所述第二控制电路(02)包括：第四晶体管(t4)、第五晶体管(t5)和第六晶体管(t6)；
7.根据权利要求6所述的移位寄存器单元，其特征在于，所述第二偏置电流级(i2)包括第三子偏置电流级和至少一个第四子偏置电流级，所述第三子偏置电流级与所述第四晶体管(t4)的第二极耦接，所述至少一个第四子偏置电流级通过至少一个第二开关器件分别与所述第四晶体管(t4)的第二极耦接，所述至少一个第二开关器件用于调节所述第二偏置电流级(i2)的电流大小。
8.根据权利...
【专利技术属性】
技术研发人员：金荣泰，
申请(专利权)人：北京奕斯伟计算技术股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。