【技术实现步骤摘要】
本申请涉及集成电路，特别涉及一种适用于多组多相正交时钟之间相位对齐的检测电路及控制方法。
技术介绍
1、高速鉴相器(high speed phase detector)是一种芯片内部时钟链路相位同步的组件。它的主要功能是比较两个输入同频信号的相位关系，并产生一个误差信号，用于调整不同组输入时钟之间的相位关系，使其相位保持一致或者固定的关系。高速鉴相器广泛应用于通信系统、频率合成器和时钟恢复电路中。传统基于鉴频鉴相器以及普通与非门(或非门)鉴相器的相位检测方法，存在速度以及鉴相范围限制。
技术实现思路
1、本申请的目的在于提供一种适用于多组多相正交时钟之间相位对齐的检测电路及控制方法，相较于传统的检测方法，可以支持高频时钟输入，并且相位有效鉴别范围为整个时钟周期。
2、本申请公开了一种适用于多组多相正交时钟信号之间相位对齐的检测电路，包括：第一组逻辑门、第一低通滤波器、第二低通滤波器、第三低通滤波器、反转开关、第一比较器、第二比较器、阈值调节器；
3、所述第一组逻辑门包括第一或非门、第二或非门和异或门，所述第一或非门的两个输入端分别接收第一组多相正交时钟信号中的第一相位时钟信号和第二组多相正交时钟信号中的第二相位时钟信号，所述第二或非门的两个输入端分别接收所述第一组多相正交时钟信号中的第三相位时钟信号和所述第二组多相正交时钟信号中的第二相位时钟信号，所述异或门的两个输入端分别接收所述第一组多相正交时钟信号中的第二相位时钟信号和所述第二组多相正交时钟信号中的第二
4、所述第一低通滤波器、第二低通滤波器和第三低通滤波器分别耦合在所述所述第一或非门、第二或非门和异或门的输出；
5、所述反转开关分别耦合到所述第一低通滤波器和所述第二低通滤波器的输出并分别将正转和反转时所述第一低通滤波器和所述第二低通滤波器的输出信号输入到所述第一比较器的两个输入端，所述第一比较器比较正转和反转时所述第一低通滤波器和所述第二低通滤波器的输出信号并分别输出相位偏移比较结果；
6、所述第二比较器的两个输入端分别耦合到所述第三低通滤波器的输出和所述阈值调节器并输出相移极性比较结果。
7、在一个优选例中，所述第一组多相正交时钟信号包括顺序的第一至第四相位时钟信号，其中第一相位时钟信号为0°相位，第二相位时钟信号为90°相位，第三相位时钟信号为180°相位，第一相位时钟信号为270°相位；所述第二组多相正交时钟信号包括顺序的第一至第四相位时钟信号，其中第一相位时钟信号为0°相位，第二相位时钟信号为90°相位，第三相位时钟信号为180°相位，第一相位时钟信号为270°相位。
8、在一个优选例中，还包括：第二组至第四组逻辑门，每组逻辑门包括第一或非门、第二或非门和异或门，其中：
9、第二组逻辑门中，所述第一或非门的两个输入端分别接收第一组多相正交时钟信号中的第二相位时钟信号和第二组多相正交时钟信号中的第三相位时钟信号，所述第二或非门的两个输入端分别接收所述第一组多相正交时钟信号中的第四相位时钟信号和所述第二组多相正交时钟信号中的第三相位时钟信号，所述异或门的两个输入端分别接收所述第一组多相正交时钟信号中的第三相位时钟信号和所述第二组多相正交时钟信号中的第三相位时钟信号；
10、第三组逻辑门中，所述第一或非门的两个输入端分别接收第一组多相正交时钟信号中的第三相位时钟信号和第二组多相正交时钟信号中的第四相位时钟信号，所述第二或非门的两个输入端分别接收所述第一组多相正交时钟信号中的第一相位时钟信号和所述第二组多相正交时钟信号中的第四相位时钟信号，所述异或门的两个输入端分别接收所述第一组多相正交时钟信号中的第四相位时钟信号和所述第二组多相正交时钟信号中的第四相位时钟信号；
11、第四组逻辑门中，所述第一或非门的两个输入端分别接收第一组多相正交时钟信号中的第四相位时钟信号和第二组多相正交时钟信号中的第一相位时钟信号，所述第二或非门的两个输入端分别接收所述第一组多相正交时钟信号中的第二相位时钟信号和所述第二组多相正交时钟信号中的第一相位时钟信号，所述异或门的两个输入端分别接收所述第一组多相正交时钟信号中的第一相位时钟信号和所述第二组多相正交时钟信号中的第一相位时钟信号。
12、在一个优选例中，所述n为4或8。
13、在一个优选例中，还包括：第一输出缓冲器，所述第一输出缓冲器耦合在所述第一比较器的输出端。
14、在一个优选例中，还包括：第二输出缓冲器，所述第二输出缓冲器耦合在所述第二比较器的输出端。
15、本申请还公开了一种适用于多组多相正交时钟信号之间相位对齐的控制方法，包括：
16、调节所述反转开关正转，判断所述相位偏移比较结果是否相对于上一拍发生跳变，所述相移极性比较结果是否等于0，以及所述相移极性比较结果是否相对于上一拍发生跳变；
17、如果所述相位偏移比较结果相对于上一拍发生跳变，所述相移极性比较结果等于0，以及所述相移极性比较结果相对于上一拍发生跳变，记录当前的正转调节码；
18、调节所述反转开关反转，判断所述相位偏移比较结果是否相对于上一拍发生跳变，所述相移极性比较结果是否等于0，以及所述相移极性比较结果是否相对于上一拍发生跳变；
19、如果所述相位偏移比较结果相对于上一拍发生跳变，所述相移极性比较结果等于0，以及所述相移极性比较结果相对于上一拍发生跳变，记录当前的反转调节码；以及
20、计算所述正转调节码和所述反转调节码的平均值并作为最终调节码输出。
21、在一个优选例中，还包括：
22、如果所述相位偏移比较结果相对于上一拍不发生跳变；或者，所述相移极性比较结果不等于0；或者，所述相移极性比较结果相对于上一拍不发生跳变，则调整所述正转调节码或所述反转调节码，并重新比较生成新的相位偏移比较结果和新的相移极性比较结果。
23、在一个优选例中，还包括：将所述调节码保存到寄存器中。
24、本申请实施方式中，支持高频时钟输入，通过计算正转和反转两次的均值可以抵消比较器的失调。并且，通过阈值调节器改变输出的阈值电平，来控制有效极性的范围，拓展鉴相范围至整个时钟周期。
25、本申请的说明书中记载了大量的技术特征，分布在各个技术方案中，如果要罗列出本申请所有可能的技术特征的组合(即技术方案)的话，会使得说明书过于冗长。为了避免这个问题，本申请上述
技术实现思路
中公开的各个技术特征、在下文各个实施方式和例子中公开的各技术特征、以及附图中公开的各个技术特征，都可以自由地互相组合，从而构成各种新的技术方案(这些技术方案均应该视为在本说明书中已经记载)，除非这种技术特征的组合在技术上是不可行的。例如，在一个例子中公开了特征a+b+c，在另一个例子中公开了特征a+b+d+e，而特征c和d是起本文档来自技高网...
【技术保护点】
1.一种适用于多组多相正交时钟信号之间相位对齐的检测电路，其特征在于，包括：第一组逻辑门、第一低通滤波器、第二低通滤波器、第三低通滤波器、反转开关、第一比较器、第二比较器、阈值调节器；
2.根据权利要求1所述的检测电路，其特征在于，所述第一组多相正交时钟信号包括顺序的第一至第四相位时钟信号，其中第一相位时钟信号为0°相位，第二相位时钟信号为90°相位，第三相位时钟信号为180°相位，第一相位时钟信号为270°相位；所述第二组多相正交时钟信号包括顺序的第一至第四相位时钟信号，其中第一相位时钟信号为0°相位，第二相位时钟信号为90°相位，第三相位时钟信号为180°相位，第一相位时钟信号为270°相位。
3.根据权利要求2所述的检测电路，其特征在于，还包括：第二组至第四组逻辑门，每组逻辑门包括第一或非门、第二或非门和异或门，其中：
4.根据权利要求1所述的检测电路，其特征在于，所述n为4或8。
5.根据权利要求1所述的检测电路，其特征在于，还包括：第一输出缓冲器，所述第一输出缓冲器耦合在所述第一比较器的输出端。
6.根据权利要
7.一种适用于多组多相正交时钟信号之间相位对齐的控制方法，采用如权利要求1至6中任一项所述的适用于多组多相正交时钟信号之间相位对齐的检测电路，其特征在于，包括：
8.根据权利要求7所述的控制方法，其特征在于，还包括：
9.根据权利要求7所述的控制方法，其特征在于，还包括：将所述调节码保存到寄存器中。
...【技术特征摘要】
1.一种适用于多组多相正交时钟信号之间相位对齐的检测电路，其特征在于，包括：第一组逻辑门、第一低通滤波器、第二低通滤波器、第三低通滤波器、反转开关、第一比较器、第二比较器、阈值调节器；
2.根据权利要求1所述的检测电路，其特征在于，所述第一组多相正交时钟信号包括顺序的第一至第四相位时钟信号，其中第一相位时钟信号为0°相位，第二相位时钟信号为90°相位，第三相位时钟信号为180°相位，第一相位时钟信号为270°相位；所述第二组多相正交时钟信号包括顺序的第一至第四相位时钟信号，其中第一相位时钟信号为0°相位，第二相位时钟信号为90°相位，第三相位时钟信号为180°相位，第一相位时钟信号为270°相位。
3.根据权利要求2所述的检测电路，其特征在于，还包括：第二组至第四组逻辑门，每组逻辑门包...
【专利技术属性】
技术研发人员：罗鲍，杨展鹏，蔡敏卿，姚豫封，李承哲，
申请(专利权)人：上海钫铖微电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。