System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 用于耐高电压高速接口的具有低漏电流的电过应力保护制造技术_技高网

用于耐高电压高速接口的具有低漏电流的电过应力保护制造技术

技术编号:42688870 阅读:13 留言:0更新日期:2024-09-10 12:37
本公开涉及用于耐高电压高速接口的具有低漏电流的电过应力保护。在一个实施方案中,半导体管芯包括:信号焊盘、电连接所述信号焊盘的内部电路、电连接隔离节点的电源钳位、和电连接在所述信号焊盘和所述隔离节点之间的一个或多个隔离阻断电压装置。所述一个或多个隔离阻断电压装置可操作以将所述信号焊盘与所述电源钳位的电容隔离。在另外的实施方案中,半导体管芯包括信号焊盘、接地焊盘、高电压/高速电连接所述信号焊盘的内部电路、和在信号焊盘和接地焊盘之间的第一晶闸管和第二晶闸管。

【技术实现步骤摘要】

本专利技术的实施方案涉及电子系统,更具体地涉及具有低漏电、低电容和/或耐高压电过应力保护。


技术介绍

1、某些电子系统可受到电过应力事件的影响,或受到电压快速变化和高功率的短时电信号的影响。电过应力事件包括例如由于物体或人向电子系统突然释放电荷而引起的电过应力(eos)和静电放电(esd)。

2、电过应力事件可以通过在ic的相对较小区域内产生过压条件和高水平功耗来损坏或破坏集成电路(ic)。高功耗会增加ic温度,并可能导致许多问题,例如栅极氧化物穿通、结损坏、金属损坏和表面电荷积累。


技术实现思路

1、提供具有低漏电流和低电容的电过应力保护。在某些实施方案中,半导体芯片包括电源钳位,用于在芯片的电接口处保护避免电过应力。电源钳位通过至少一个隔离阻断电压装置与焊盘隔离。通过在焊盘和电源钳位之间插入隔离阻断电压装置,焊盘和电源钳位的电容被屏蔽和/或焊盘处泄漏电流量减少。因此,电接口可以以高速、快速信号和/或低静态功耗运行,同时在存在可损坏半导体芯片的电过应力的情况下保持鲁棒性。

2、在一方面,提供一种具有低漏电流和耐高压电过应力保护的半导体管芯。半导体管芯包括:信号焊盘、电连接所述信号焊盘的内部电路、电连接隔离节点的电源钳位、和电连接在所述信号焊盘和所述隔离节点之间的一个或多个隔离阻断电压装置。所述一个或多个隔离阻断电压装置可操作以将所述信号焊盘与所述电源钳位的电容隔离。

3、在另一方面,提供一种用于半导体芯片的电接口。电接口包括:信号焊盘;电连接所述信号焊盘的内部电路;电连接隔离节点的电源钳位;和构件,用于将所述信号焊盘与所述电源钳位的电容隔离。用于隔离的构件电连接在所述信号焊盘和所述隔离节点之间。

4、在另一方面,提供一种提供低电容和低漏电流的电过应力保护的方法。该方法包括:在半导体管芯的信号焊盘处接收电过应力事件;使用与隔离节点电连接的电源钳位放电所述电过应力事件;和使用插入在所述信号焊盘和所述隔离节点之间的至少一个阻断电压装置使所述信号焊盘与所述电源钳位的电容隔离。

5、在另一方面,提供具有抗电过应力双向保护的半导体管芯。半导体管芯包括:第一焊盘;第二焊盘;正向保护scr,电连接在所述第一焊盘和所述第二焊盘之间,并被配置为响应于使所述第一焊盘的电压相对于所述第二焊盘的电压增加的电过应力而激活;和反向保护scr,与所述正向保护scr并联电连接在所述第一焊盘和所述第二焊盘之间,并被配置为响应于使所述第一焊盘的电压相对于所述第二焊盘的电压降低的电过应力而激活。在某些实施方案中,正向保护scr或反向保护scr中的至少一个包括一个或多个栅控二极管。

本文档来自技高网...

【技术保护点】

1.一种具有抗电过应力双向保护的半导体管芯,其中所述半导体管芯包括:

2.权利要求1所述的半导体管芯,其中流过所述正向保护可控硅整流器的电流的方向和流过所述反向保护可控硅整流器的电流的方向不同。

3.权利要求2所述的半导体管芯,其中流过所述正向保护可控硅整流器的电流的方向基本上垂直于流过所述反向保护可控硅整流器的电流的方向。

4.权利要求1所述的半导体管芯,其中所述正向保护可控硅整流器包括至少一个栅控二极管。

5.权利要求4所述的半导体管芯,其中所述至少一个栅控二极管包括半导体区、形成于所述半导体区中的p型有源(P+)阳极区、形成于所述半导体区中的n型有源(N+)阴极区、以及位于所述P+阳极区和所述N+阴极区之间的半导体区上方的金属栅极。

6.权利要求1所述的半导体管芯,其中所述反向保护可控硅整流器包括至少一个栅控二极管。

7.权利要求6所述的半导体管芯,其中所述至少一个栅控二极管包括半导体区、形成于所述半导体区中的p型有源(P+)阳极区、形成于所述半导体区中的n型有源(N+)阴极区、以及位于所述P+阳极区和所述N+阴极区之间的半导体区上方的金属栅极。

8.权利要求1所述的半导体管芯,其中所述反向保护可控硅整流器包括第一端子、第二端子、交叉耦合在所述第一和第二端子之间的PNP双极晶体管和NPN双极晶体管。

9.权利要求8所述的半导体管芯,其中所述反向保护可控硅整流器还包括串联在PNP双极晶体管的发射极和NPN双极晶体管的基极之间的电阻器和栅控二极管。

10.权利要求8所述的半导体管芯,其中所述反向保护可控硅整流器还包括串联在PNP双极晶体管的发射极和NPN双极晶体管的发射极之间的第一栅控晶体管和第二栅控晶体管。

11.权利要求8所述的半导体管芯,其中所述反向保护可控硅整流器还包括第一p型阱(PW)区、第二PW区、和在第一PW区和第二PW区之间的n型阱(NW)区,其中PNP双极晶体管的发射极、基极和集电极分别对应第一PW区、NW区和第二PW区。

12.权利要求8所述的半导体管芯,其中所述反向保护可控硅整流器还包括形成在基板中的深阱隔离区和连接到所述第一端子和所述第二端子的多个区域,其中所述反向保护可控硅整流器的所述多个区域中的每一个都与所述基板去耦和隔离。

13.权利要求12所述的半导体管芯,其中所述反向保护可控硅整流器还包括连接到形成在深阱隔离区中的有源P+区的第三端子,其中所述第三端子可操作以在所述第三端子的电压被下拉到低于所述第一端子和第二端子的电压时,提供用于所述深阱隔离区的正向偏压定义,同时防止通过深阱隔离区的反向电流传导。

14.权利要求11所述的半导体管芯,其中所述反向保护可控硅整流器还包括在第一PW区和NW区之间的边界之上以及在NW区和第二PW区之间的边界之上延伸的金属栅极。

15.一种防止电过应力的双向保护方法,该方法包括:

16.权利要求15的方法,进一步包括:以与流过反向保护可控硅整流器的电流的方向不同的方向传导电流流过正向保护可控硅整流器。

17.权利要求16的方法,其中通过正向保护可控硅整流器的电流的方向基本上垂直于通过反向保护可控硅整流器的电流的方向。

18.权利要求15的方法,其中激活正向保护可控硅整流器包括传导电流通过至少一个门控二极管。

19.权利要求18的方法,其中所述至少一个门控二极管包括:半导体区,在半导体区中形成的p型有源(P+)阳极区,在半导体区中形成的n型有源(N+)阴极区,以及在P+阳极区和N+阴极区之间的半导体区上的金属栅极。

20.权利要求15的方法,其中激活反向保护可控硅整流器包括传导电流通过至少一个门控二极管。

...

【技术特征摘要】

1.一种具有抗电过应力双向保护的半导体管芯,其中所述半导体管芯包括:

2.权利要求1所述的半导体管芯,其中流过所述正向保护可控硅整流器的电流的方向和流过所述反向保护可控硅整流器的电流的方向不同。

3.权利要求2所述的半导体管芯,其中流过所述正向保护可控硅整流器的电流的方向基本上垂直于流过所述反向保护可控硅整流器的电流的方向。

4.权利要求1所述的半导体管芯,其中所述正向保护可控硅整流器包括至少一个栅控二极管。

5.权利要求4所述的半导体管芯,其中所述至少一个栅控二极管包括半导体区、形成于所述半导体区中的p型有源(p+)阳极区、形成于所述半导体区中的n型有源(n+)阴极区、以及位于所述p+阳极区和所述n+阴极区之间的半导体区上方的金属栅极。

6.权利要求1所述的半导体管芯,其中所述反向保护可控硅整流器包括至少一个栅控二极管。

7.权利要求6所述的半导体管芯,其中所述至少一个栅控二极管包括半导体区、形成于所述半导体区中的p型有源(p+)阳极区、形成于所述半导体区中的n型有源(n+)阴极区、以及位于所述p+阳极区和所述n+阴极区之间的半导体区上方的金属栅极。

8.权利要求1所述的半导体管芯,其中所述反向保护可控硅整流器包括第一端子、第二端子、交叉耦合在所述第一和第二端子之间的pnp双极晶体管和npn双极晶体管。

9.权利要求8所述的半导体管芯,其中所述反向保护可控硅整流器还包括串联在pnp双极晶体管的发射极和npn双极晶体管的基极之间的电阻器和栅控二极管。

10.权利要求8所述的半导体管芯,其中所述反向保护可控硅整流器还包括串联在pnp双极晶体管的发射极和npn双极晶体管的发射极之间的第一栅控晶体管和第二栅控晶体管。

11.权利要求8所述的半导体管芯,其中所述反向保护可控硅整流器还包括...

【专利技术属性】
技术研发人员:J·萨尔塞多S·帕萨萨拉希E·博世
申请(专利权)人:亚德诺半导体国际无限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1