【技术实现步骤摘要】
本申请涉及振荡器校准的，尤其涉及基于逐次逼近逻辑的rc振荡器校准电路、芯片及校准系统。
技术介绍
1、在各类电子设备中，都需要具有一定精度的时钟，振荡器是时钟电路的重要组成部分，用于向电路系统提供时序控制的标准时钟信号，使得电路系统在一定频率的时钟信号下工作。如果在芯片内部集成精准的振荡器，例如片上振荡器，在片上振荡器中，由一定的电流对电容进行充电，当电容的电压达到基准电压后开始对电容放电，放电结束后对电容充电，周而复始，产生振荡信号。在实际生产中，电容的工艺偏差一般在10％以内，在现有校准方案中，片上振荡器主要是通过改写充电电流控制字在时钟信号测试阶段对振荡频率和目标频率进行比对，测试求得频率差值，进而求得单步电流控制字变化对应的频率步长，然后通过将频率差值除以频率步长求得需要校准的步数，再由步数换算得到对应的充电电流控制字，然后通过一次性可编程存储器烧写完成校准，在实施这种校准方法的过程中，受限于频率和充电电流控制字的关系不是线性关系，在初始振荡频率相对理想频率偏差较远时，计算出的充电电流控制字不能让rc振荡器工作在目标频率区间内，充电电流控制字当中当前计算出的码值和下一次计算出的码值对应的频率差值不是恒定的，导致校准带有频率误差，特别是在要求时钟精度较高的场景下，用于驱动振荡器工作的芯片需要提高自适应校准能力。
技术实现思路
1、本申请公开基于逐次逼近逻辑的rc振荡器校准电路、芯片及校准系统，具体的技术方案如下：
2、基于逐次逼近逻辑的rc振荡器校准电路，rc振荡
3、综上，本申请公开的rc振荡器校准电路基于逐次逼近逻辑对待校准时钟信号的频率进行校准，而且是在逐次逼近逻辑模块、电流阵列、rc振荡器、计数器和模值比较器依次连接的环路中结合外接的基准时钟信号对所述待校准时钟信号进行校准，使能校准后，控制计数器的计数值与测试模值区间进行比较，在确定比较结果的基础上按照逐次逼近逻辑对电流控制码值进行调节，使待校准时钟信号的频率发生变化，进而在频率发生变化后的待校准时钟信号的时钟周期内带动计数器的计数值落入测试模值区间以完成校准，其中，电流控制码值在逐次逼近逻辑中会与校准步数/校准轮数相对应，则通过按照逐次逼近逻辑调节电流控制码值来改变校准步数/校准轮数，使待校准时钟信号被校准为满足预设时钟精度要求，避免在时钟测试阶段提前烧写入校准步数/校准轮数信息，而是让电路系统自动校准rc振荡器输出的时钟信号来达到预设时钟精度要求，能够实现较宽频率范围覆盖。
4、因此，本申请不受限于频率和电流控制字的关系是不是线性关系的技术障碍，也不受限于电流控制码值当中相邻两次参与调节的码值对应的频率差值不是恒定的技术障碍，在初始振荡频率相对理想频率偏差较远时，通过本申请公开的rc振荡器校准电路来自动调节电流控制码值，让计数器的计数值逐次逼近测试模值区间，进而让rc振荡器工作在目标频率区间内，提高rc振荡器的自适应校准能力。
5、进一步地，所述电流阵列包括多条并联的电流支路；每条电流支路均串接有开关，电流控制码值的位宽和电流支路的数量对应且电流控制码值的每一位的二进制值分别用于控制对应开关的通断；逐次逼近逻辑模块，用于按照电流控制码值的最高位向最低位的方向，逐位地控制电流阵列中对应的电流支路，以调节电流阵列输出的电流；其中，按照电流控制码值的最高位向最低位的方向，对应控制的各条电流支路被导通后提供的电流逐位递变。逐次逼近逻辑模块是逐位进行校准操作，按照电流控制码值的最高位向最低位的方向依次进行调节以通过电流阵列idac校准rc振荡器产生的待校准时钟信号；在校准过程中，逐次逼近逻辑模块可以先决定电流控制码值的最高位的值，然后每经过待校准时钟信号的时钟周期，待校准时钟信号的频率变化一次，待校准时钟信号的时钟周期内所容纳的基准时钟信号的触发边沿的数量也变化，即计数器的计数值也变化，在此基础上依次比较计数器的计数值是否落入测试模值区间，直至比较到电流控制码值的最低位的值，这样本申请基于电流控制码值控制对应条电流支路被导通后提供的电流按比例或指数幂递变，与现有技术相比，不采用二进制码加1或减1，减少校准步数。
6、进一步地，逐次逼近逻辑模块，用于每当模值比较器比较得到计数器的计数值大于测试模值区间的最大值时，控制电流控制码值按照二进制位减小以降低所述待校准时钟信号的频率，再使能计数器在频率降低后的待校准时钟信号的时钟周期内对基准时钟信号的触发边沿进行计数，直至计数器的计数值落入测试模值区间；逐次逼近逻辑模块，还用于每当模值比较器比较得到计数器的计数值小于测试模值区间的最小值时，控制电流控制码值按照二进制位增大以升高所述待校准时钟信号的频率，并通过rc振荡器使能计数器在频率升高后的待校准时钟信号的时钟周期内对基准时钟信号的触发边沿进行计数，直至计数器的计数值落入测试模值区间。
7、综上，逐次逼近逻辑模块，用于每当模值比较器比较得到计数器的计数值大于测试模值区间的最大值时，控制电流控制码值按照二进制位减小以降低所述待校准时钟信号的频率，再使能计数器对频率降低后的待校准时钟信号进行计数，若模值比较器比较得到计数器的计数值小于测试模值区间的最小值时，控制电流控制码值按照二进制位增大以升高所述待校准时钟信号的频率，再使能计数器在频率升高后的待校准时钟信号的时钟周期内对基准时钟信号的触发边沿进行计数，若模值比较器比较得到计数器的计数值大于测试模值区间的最大值时，控制电流控制码值按照二进制位减小以降低所述待校准时钟信号的频率，再使能计数器在频率降低后的待校准时钟信号的时钟周期内对基准时钟信号的触发边沿进行计数，如此按照逐次逼近逻辑循环运行，不断地缩小计数值的比较范围，直至计数器的计数值落入测试模值区间。
8、进一步地，所述模值比较器的第一输入端用于输入第一目标模值，所述模值比较器的第二输入端用于输入第二目标模值，所述模值比较器的第三输入端与计本文档来自技高网...
【技术保护点】
1.基于逐次逼近逻辑的RC振荡器校准电路，其特征在于，RC振荡器校准电路包括逐次逼近逻辑模块、电流阵列、RC振荡器、计数器和模值比较器，其中，逐次逼近逻辑模块、电流阵列、RC振荡器、计数器和模值比较器依次连接成环路；
2.根据权利要求1所述RC振荡器校准电路，其特征在于，所述电流阵列包括多条并联的电流支路；每条电流支路均串接有开关，电流控制码值的位宽和电流支路的数量对应且电流控制码值的每一位的二进制值分别用于控制对应开关的通断；
3.根据权利要求2所述RC振荡器校准电路，其特征在于，逐次逼近逻辑模块，用于每当模值比较器比较得到计数器的计数值大于测试模值区间的最大值时，控制电流控制码值按照二进制位减小以降低RC振荡器产生的待校准时钟信号的频率，并通过RC振荡器使能计数器在频率降低后的待校准时钟信号的时钟周期内对基准时钟信号的触发边沿进行计数，直至计数器的计数值落入测试模值区间；
4.根据权利要求3所述RC振荡器校准电路，其特征在于，所述模值比较器的第一输入端用于输入第一目标模值，所述模值比较器的第二输入端用于输入第二目标模值，所述模值比较器的第三
5.根据权利要求4所述RC振荡器校准电路，其特征在于，所述理想模值是，基准时钟信号的频率与待校准时钟信号的频率之间的比值的取整结果；
6.根据权利要求4所述RC振荡器校准电路，其特征在于，逐次逼近逻辑模块，用于在RC振荡器起振产生待校准时钟信号时，将电流控制码值当中的最高位设置为二进制1，并将电流控制码值当中低于最高位的其余位均设置为二进制0。
7.根据权利要求4所述RC振荡器校准电路，其特征在于，在所述模值比较器比较得到计数器的计数值小于第一目标模值的情况下，或所述模值比较器比较得到计数器的计数值大于第二目标模值的情况下，逐次逼近逻辑模块按照逐次逼近逻辑对电流控制码值进行调节所需的时间为所述待校准时钟信号的一个时钟周期，并控制校准步数加一；直至所述模值比较器比较得到计数器的计数值大于或等于第一目标模值，且比较得到计数器的计数值小于或等于第二目标模值时，校准步数小于或等于电流控制码值的位宽。
8.根据权利要求3所述RC振荡器校准电路，其特征在于，电流阵列，用于在接收的电流控制码值增大后，通过增加被导通的电流支路的数量来提高输出至RC振荡器的电流，以升高所述待校准时钟信号的时钟频率；
9.根据权利要求3所述RC振荡器校准电路，其特征在于，计数器，用于输入基准时钟信号和待校准时钟信号；
10.一种芯片，其特征在于，包括权利要求1至9任一项所述基于逐次逼近逻辑的RC振荡器校准电路。
11.一种校准系统，其特征在于，校准系统包括晶体振荡器与权利要求10所述芯片；或者，校准系统包括晶体振荡器与权利要求1至9任一项所述基于逐次逼近逻辑的RC振荡器校准电路。
...【技术特征摘要】
1.基于逐次逼近逻辑的rc振荡器校准电路，其特征在于，rc振荡器校准电路包括逐次逼近逻辑模块、电流阵列、rc振荡器、计数器和模值比较器，其中，逐次逼近逻辑模块、电流阵列、rc振荡器、计数器和模值比较器依次连接成环路；
2.根据权利要求1所述rc振荡器校准电路，其特征在于，所述电流阵列包括多条并联的电流支路；每条电流支路均串接有开关，电流控制码值的位宽和电流支路的数量对应且电流控制码值的每一位的二进制值分别用于控制对应开关的通断；
3.根据权利要求2所述rc振荡器校准电路，其特征在于，逐次逼近逻辑模块，用于每当模值比较器比较得到计数器的计数值大于测试模值区间的最大值时，控制电流控制码值按照二进制位减小以降低rc振荡器产生的待校准时钟信号的频率，并通过rc振荡器使能计数器在频率降低后的待校准时钟信号的时钟周期内对基准时钟信号的触发边沿进行计数，直至计数器的计数值落入测试模值区间；
4.根据权利要求3所述rc振荡器校准电路，其特征在于，所述模值比较器的第一输入端用于输入第一目标模值，所述模值比较器的第二输入端用于输入第二目标模值，所述模值比较器的第三输入端与计数器的计数输出端连接，所述模值比较器的输出端与逐次逼近逻辑模块的输入端连接；
5.根据权利要求4所述rc振荡器校准电路，其特征在于，所述理想模值是，基准时钟信号的频率与待校准时钟信号的频率之间的比值的取整结果；
6.根据权利要求4所述rc...
【专利技术属性】
技术研发人员：邵要华，赵伟兵，韩怀宇，
申请(专利权)人：珠海一微半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。