System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 存储器的数据处理电路以及存储器制造技术_技高网

存储器的数据处理电路以及存储器制造技术

技术编号:42682995 阅读:15 留言:0更新日期:2024-09-10 12:32
本申请实施例提供一种存储器的数据处理电路以及存储器。所述存储器包括存储单元阵列;所述数据处理电路包括:数据扩展电路,包括用于接收原始写入数据的数据接收端、第一输出端和第二输出端;所述第一输出端和所述第二输出端分别用于输出基于所述原始写入数据交替采样得到的第一写入数据和第二写入数据;其中,所述原始写入数据的信号具有第一频率;所述第一写入数据和所述第二写入数据的信号具有第二频率;所述第二频率小于所述第一频率;所述第一输出端连接第一数据线;所述第二输出端连接第二数据线;所述第一数据线与所述第二数据线分别连接所述存储器中的同一列存储单元。

【技术实现步骤摘要】

本申请实施例涉及存储器领域,尤其涉及一种存储器的数据处理电路以及存储器


技术介绍

1、存储器数据传输端口(dq,data queue)上接收到的高速串行数据,通过内部的串并转换电路,最终写入非易失存储介质。数据信号的串并转换是通过端口的时钟信号及时钟分频信号对数据进行采样实现解串,最后到介质端串行数据会转换成一组并行数据总线,时钟分频信号再经过分频得到向存储介质写入数据的写使能信号,该信号需要与数据保持一定的相位关系,将数据正确采样后写入存储介质中。

2、然而,随着io(input output,输入输出)速率的不断提升,在满带宽读写的情况下,不同地址间数据写入时间也相应地缩短,写入使能信号与数据之间的延时有差别,从而容易导致写数据出错。


技术实现思路

1、有鉴于此,本申请实施例提供一种存储器的数据处理电路以及存储器。

2、一方面,本申请实施例提供一种存储器的数据处理电路,所述存储器包括存储单元阵列;所述数据处理电路包括:

3、数据扩展电路,包括用于接收原始写入数据的数据接收端、第一输出端和第二输出端;所述第一输出端和所述第二输出端分别用于输出基于所述原始写入数据交替采样得到的第一写入数据和第二写入数据;

4、其中,所述原始写入数据的信号具有第一频率;所述第一写入数据和所述第二写入数据的信号具有第二频率;所述第二频率小于所述第一频率;

5、所述第一输出端连接第一数据线;所述第二输出端连接第二数据线;所述第一数据线与所述第二数据线分别连接所述存储器中的同一列存储单元。

6、在一些实施例中,所述数据扩展电路还包括:

7、延迟单元,输入端连接所述数据接收端,输出端用于输出对所述原始写入数据延迟第一时长后得到的延迟写入数据;

8、第一采样单元,输入端连接所述数据接收端,输出端用于输出对所述原始写入数据进行所述第二频率采样后的所述第一写入数据;

9、第二采样单元,输入端连接所述延迟单元的输出端,输出端用于输出对所述延迟写入数据进行所述第二频率采样后的所述第二写入数据。

10、在一些实施例中,所述数据扩展电路还包括:

11、时钟分频单元,输入端用于接收原始时钟信号,输出端分别连接所述第一采样单元和所述第二采样单元的时钟信号端,且用于输出分频时钟信号;

12、其中,所述原始时钟信号的频率为所述第一频率;所述分频时钟信号的频率为所述第二频率;所述延迟单元的时钟信号端用于接收所述原始时钟信号。

13、在一些实施例中,所述数据处理电路还包括:

14、多个数据选择电路,每个所述数据选择电路分别包括第一数据端、第二数据端、选择端和数据输出端;

15、其中,所述第一数据端连接所述第一数据线;所述第二数据端连接所述第二数据线;所述数据输出端连接一个所述存储单元;所述选择端用于接收数据选择信号;所述数据选择信号用于切换所述数据输出端输出所述第一写入数据或所述第二写入数据。

16、在一些实施例中,所述数据处理电路还包括:

17、选择信号生成单元,用于对原始时钟信号进行分频,输出具有第三频率的所述数据选择信号;所述第三频率小于所述第二频率。

18、在一些实施例中,所述数据处理电路还包括:

19、写使能生成电路,用于基于原始时钟信号和写地址信号,输出写使能信号;所述写使能信号用于导通所述写地址信号指示的所述存储单元,使所述第一写入数据或所述第二写入数据写入所述存储单元。

20、在一些实施例中,所述写使能生成电路包括:

21、与门单元,输入端分别用于接收所述原始时钟信号和所述写地址信号;输出端用于输出所述写使能信号;所述写使能信号包括所述写地址信号有效时的时钟脉冲。

22、在一些实施例中,所述数据处理电路还包括:

23、串并转换电路,分别连接多个用于接收输入数据的串行数据端,用于将所述输入数据转换为并行的所述原始写入数据。

24、另一方面,本申请实施例提供一种存储器,包括:

25、存储单元阵列;

26、外围电路;其中,所述外围电路包括如上述任一所述的数据处理电路。

27、在一些实施例中,所述存储器为相变存储器。

28、本申请实施例利用数据扩展电路将原始写入数据交替采样得到频率较低的第一写入数据和第二写入数据,并分别通过连接同一列存储单元的第一数据线和第二数据线进行写入。这样,由于要写入到同一列存储单元上的数据被交替地通过不同的数据线写入,使得每个数据线上写入数据的窗口更大,从而减少了由于时钟不匹配导致的写数据错误。

本文档来自技高网...

【技术保护点】

1.一种存储器的数据处理电路,其特征在于,所述存储器包括存储单元阵列;所述数据处理电路包括:

2.根据权利要求1所述的数据处理电路,其特征在于,所述数据扩展电路还包括:

3.根据权利要求2所述的数据处理电路,其特征在于,所述数据扩展电路还包括:

4.根据权利要求1所述的数据处理电路,其特征在于,所述数据处理电路还包括:

5.根据权利要求4所述的数据处理电路,其特征在于,所述数据处理电路还包括:

6.根据权利要求1所述的数据处理电路,其特征在于,所述数据处理电路还包括:

7.根据权利要求6所述的数据处理电路,其特征在于,所述写使能生成电路包括:

8.根据权利要求1至7任一所述的数据处理电路,其特征在于,所述数据处理电路还包括:

9.一种存储器,其特征在于,所述存储器包括:

10.根据权利要求9所述的存储器,其特征在于,所述存储器为相变存储器。

【技术特征摘要】

1.一种存储器的数据处理电路,其特征在于,所述存储器包括存储单元阵列;所述数据处理电路包括:

2.根据权利要求1所述的数据处理电路,其特征在于,所述数据扩展电路还包括:

3.根据权利要求2所述的数据处理电路,其特征在于,所述数据扩展电路还包括:

4.根据权利要求1所述的数据处理电路,其特征在于,所述数据处理电路还包括:

5.根据权利要求4所述的数据处理电路,其特征在于,所述数据处...

【专利技术属性】
技术研发人员:韩兵祝运嵘
申请(专利权)人:新存科技武汉有限责任公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1