一种沟槽型碳化硅器件结构及其制造方法技术

技术编号：42681375 阅读：10 留言：0更新日期：2024-09-10 12:31

本发明专利技术公开了一种沟槽型碳化硅器件结构，其包括：衬底上设置有外延层，外延层形成有第一区域，外延层上侧设置有第一体层；第一体层形成有第一源区域、第二源区域，第二源区域位于两个第一源区域之间；第二源区域刻蚀形成有沟槽；沟槽形成有第一屏蔽区域；栅氧化层形成在沟槽的周边；第一多晶硅层设置在沟槽内；第二多晶硅层位于第一多晶硅层上侧，并填充在沟槽内；隔离层将栅极和源极隔离；源极接触层位于第一源区域上侧，源极接触层与源极接触；漏极接触层位于衬底下侧，漏极接触层与漏极接触；以及还公开对应的制造方法。实现显著降低导通电阻，并改善器件的动态性能，减少开关能量的损耗。

全部详细技术资料下载

【技术实现步骤摘要】

本专利技术涉及到碳化硅器件，尤其涉及到一种沟槽型碳化硅件结构及其制造方法。

技术介绍

1、4h-sic u型沟槽栅mos场效应晶体管（umosfets）因其低电阻和高通道密度特性，而公认为具有低导通电阻的sic mosfet。然而，umosfets的栅氧化层在高漏极电压下工作时会受到高电场的影响。

2、为了克服这个问题，提出了一种在沟槽底部加入p+屏蔽区的umosfet结构（传统umos）。p+屏蔽区保护了栅氧化层，但通过引入由p+屏蔽区、漂移区和p体区组成的jfet区域，增加了总导通电阻，这将导致器件的开关能量损耗上升。

3、因此，亟需一种能够解决以上一种或多种问题的沟槽型碳化硅器件结构。

技术实现思路

1、为解决现有技术中存在的一种或多种问题，本专利技术提供了一种沟槽型碳化硅器件结构。本专利技术为解决上述问题采用的技术方案是：一种沟槽型碳化硅器件结构，其包括：包括：衬底，所述衬底上设置有外延层，所述外延层形成有第一区域，所述外延层上侧设置有第一体层；

2、所述第一体层的两侧形成有第一源区域，所述第一体层的上侧形成有第二源区域，所述第二源区域位于两个所述第一源区域之间；

3、所述第二源区域刻蚀形成有沟槽，所述沟槽穿过所述第二源区域、所述第一体层并与所述第一区域相接；

4、所述沟槽的底部形成有第一屏蔽区域，所述第一屏蔽区域位于所述第一区域的上侧；

5、栅氧化层，所述栅氧化层形成在所述沟槽的周边，所述栅氧化层在所述第一屏蔽区域的上侧；

6、第一多晶硅层，所述第一多晶硅层设置在所述沟槽内，并位于所述栅氧化层上侧；

7、第二多晶硅层，所述第二多晶硅层位于所述第一多晶硅层上侧，并填充在所述沟槽内；

8、隔离层，所述隔离层将栅极和源极隔离，所述隔离层位于所述第二多晶硅层上侧；

9、源极接触层，所述源极接触层位于所述第一源区域上侧，所述源极接触层与源极接触；

10、漏极接触层，所述漏极接触层位于所述衬底下侧，所述漏极接触层与漏极接触；

11、对于n型mos：所述外延层为n-drift区，所述第一区域为n型区域，所述第一体层为p型体层，所述第一源区域为p+源区域，所述第二源区域为n+源区域，所述第一屏蔽区域为p+屏蔽区域，所述第一多晶硅层为p型多晶硅层，所述第二多晶硅层为n型多晶硅层；

12、对于p型mos：所述外延层为p-drift区，所述第一区域为p型区域，所述第一体层为n型体层，所述第一源区域为n+源区域，所述第二源区域为p+源区域，所述第一屏蔽区域为n+屏蔽区域，所述第一多晶硅层为n型多晶硅层，所述第二多晶硅层为p型多晶硅层。

13、以及上述沟槽型碳化硅器件结构的制造方法，所述制造方法包括：在衬底上生长外延层，掺杂浓度可为1*10^15 cm^−3到8*10^16 cm^−3，掺杂浓度优选为7.0 * 10^15 cm^−3；

14、采用多能量氮对所述外延层进行注入，并形成第一区域，掺杂浓度可为1*10^16cm^−3到1*10^17cm^−3，优选掺杂浓度为5.0 * 10^16 cm^−3；

15、在所述外延层上生长第一体层，掺杂浓度可为1*10^16cm^−3到5*10^17 cm^−3，优选掺杂浓度为2.0 * 10^17 cm^−3；

16、所述第一体层上的第一源区域、第二源区域通过铝、氮对应注入形成；

17、通过icp-rie刻蚀技术在所述第二源区域上刻蚀出沟槽；

18、对所述沟槽进行离子注入，以形成第一屏蔽区域；

19、进行热氧化处理，使得所述沟槽的周边形成栅氧化层；

20、对所述沟槽执行第一多晶硅沉积，在完成第一多晶硅沉积后再执行刻蚀，并形成第一多晶硅层；

21、执行第二多晶硅沉积，使得第二多晶硅填充满所述沟槽，并在填充后执行刻蚀回，以形成第二多晶硅层；

22、氧化形成隔离栅极和源极的隔离层，沉积形成源极的源极接触层，沉积形成漏极的漏极接触层；

23、对于n型mos，第一多晶硅为p型多晶硅，第二多晶硅为n型多晶硅；

24、对于p型mos，第一多晶硅为n型多晶硅，第二多晶硅为p型多晶硅。

25、在一些实施例中，所述外延层的厚度为3-100微米，优选是10微米。所述p型体层的厚度为0.3-1.5微米，优选是0.8微米。

26、本专利技术取得的有益价值是：对于n型mos，本专利技术通过在沟槽底部增加n型区域，并通过p-n结减少了沟槽栅体积，这种结构形成的改进型umosfet能够显著降低导通电阻，并改善器件的动态性能，减少开关能量的损耗，p型mos与上述同理。

本文档来自技高网...

【技术保护点】

1.一种沟槽型碳化硅器件结构，其特征在于，包括：衬底，所述衬底上设置有外延层，所述外延层形成有第一区域，所述外延层上侧设置有第一体层；

2.一种制造方法，所述制造方法用于制造如权利要求1所述的沟槽型碳化硅器件结构，其特征在于，所述制造方法包括：在衬底上生长外延层；

【技术特征摘要】

1.一种沟槽型碳化硅器件结构，其特征在于，包括：衬底，所述衬底上设置有外延层，所述外延层形成有第一区域，所述外延层上侧设置有第一体层；

【专利技术属性】
技术研发人员：朱超群，陈宇，赵雪齐，
申请(专利权)人：深圳爱仕特科技有限公司，
类型：发明
国别省市：

全部详细技术资料下载我是这个专利的主人