本发明专利技术是有关于一种储存装置及数据管理方法。该储存装置，具有至少二个种类的快闪存储器，及一与该些快闪存储器电连接的处理模块，该处理模块具有一控制器及数量对应该些快闪存储器种类数量且与该控制器连接的映对表，每一映对表各具有ＰＢＡ栏及ＬＢＡ栏。本发明专利技术还提供了一种数据管理方法。本发明专利技术针对不同种类的快闪存储器，利用不同的映对表进行管理，因此该控制器会针对指令内容的ＬＢＡ找到对应的映对表，并依据映对表将数据写入对应的快闪存储器的特定ＰＢＡ或将数据读出。藉此确保一档案尽可能写入到单一种快闪存储器中，使各种快闪存储器确实发挥其效能。
【技术实现步骤摘要】
本专利技术涉及一种数据管理方法，特别是涉及一种适用于具有多种快闪存储器的储存装置及数据管理方法。
技术介绍
固态硬盘(Solid-State Drive,以下简称SSD)相比较于传统硬盘有存取速度快、 耗电量低、重量轻等优势，逐渐发展为新一代储存装置的主流，目前常见应用于随身盘、存 储卡、移动电话，及笔记型电脑等。 现行SSD所采用的快闪存储器(Flash Memory)利用浮置栅极(FloatingGate)晶体管来储存数据，且依据每个晶体管所能储存的数据数量，快闪存储器可至少区分成单级 单元式(Single-Level Cell,以下简称SLC)与多级单元式(Multi-Level Cell,以下简称 MLC)等两种技术。SLC数据写入的方式，是通过源极(Source)对浮置栅极取消施加电压 (以0代表)，以及对浮置栅极的电荷加电压(以l代表)而产生两种电压的变化，藉此进行 数据的擦除及写入以储存一个个的信息位元。MLC则是在浮置栅极中使用2-3不同位准的 电荷，藉此在单一晶体管(transistor)中提供除了 0代表的电压的外还有三种电压变化。 因此MLC每个晶体管能提供相对于SLC数倍的容量，制造成本相对低廉，但写入及 读取的速度却较慢且使用寿命短。SLC拥有稳定性高、写入及读取的速度较快(约是MLC的 2-3倍)，及使用寿命长(允许擦除数据次数约是MLC的10倍)等优势，但每个单元储存数 据量的密度较低，成本因此居高不下。 为了兼顾SLC快速及寿命长的优点，以及MLC低价及大容量的优点，各厂纷纷提 出方案，其中，SLC与MLC混用设计的复合式储存装置受到各个厂商的重视。然而现有快闪 存储器管理方法，例如中国台湾专利技术第1293729号专利「快闪存储器的管理演算法」，及第 94125951号申请案「可调式快闪存储器管理系统及方法」所揭露的管理技术，并未考虑储 存装置中是否有不同种类的快闪存储器。但实际上SLC与MCL特性不同，混用两种以上快闪 存储器的储存装置时，如何有效管理读取及写入工作，以让使用者确实享受到读写速度快、 寿命长、低价及大容量的好处，则为一重要课题。 由此可见，上述现有的在产品结构、方法与使用上，显然 仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费 尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法 又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如 何能创设一种新的，实属当前重要研发课题之一，亦成为当前业 界极需改进的目标。
技术实现思路
本专利技术的目的在于，克服现有的数据管理方法存在的缺陷，而提供一种新的数据 管理方法，所要解决的技术问题是使其针对混用两种以上快闪存储器的储存装置可以有效管理工作效能，非常适于实用。本专利技术的另一目的在于，克服现有的储存装置存在的缺陷， 而提供一种新的储存装置，所要解决的技术问题是使其可以有效管理混用两种以上快闪存 储器的储存装置的工作效能，从而更加适于实用。 本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出 的一种储存装置，包括一快闪存储器模块及一处理模块，该处理模块具有一控制器；其中， 该快闪存储器模块包括一第一快闪存储器及一与该第一快闪存储器性能相异的第二快闪 存储器，且该处理模块还具有一第一映对表与一第二映对表；该第一快闪存储器，包括m+1 个数据区块，每个数据区块对应一实体区块地址并纪录一对应的逻辑区块地址，该第一快 闪存储器的实体区块地址为P。-Pm，逻辑区块地址为L。-Lm ;该第二快闪存储器，包括n个数据区块，该第二快闪存储器的实体区块地址为P^-P一，逻辑区块地址为L^-Lm+n ;该第一映 对表纪录有对应该第一快闪存储器的实体区块地址P。-Pm及逻辑区块地址L。-Lm，该第二映 对表则纪录有该第二快闪存储器的实体区块地址Pm+1-Pm+n及逻辑区块地址L^-L一 ；当该处理模块接收一指令，该指令包含一逻辑区块地址，该控制器解读得该逻辑区块地址对应 至该第一或第二快闪存储器，并依据该逻辑区块地址所在的映对表寻找对应的实体区块地 址，在该实体区块地址所对应的数据区块执行指令动作。 本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。 较佳地，前述的储存装置，其中所述的第一快闪存储器的每个存储单元与该第二快闪存储器的每个存储单元所提供的储存容量相异。 较佳地，前述的储存装置，其中所述的第一快闪存储器是单级单元式快闪存储器， 该第二快闪存储器是多级单元式快闪存储器。 较佳地，前述的储存装置，其中所述的快闪存储器模块还包括一第三快闪存储器， 且该处理模块还具有一纪录有该第三快闪存储器的实体区块地址及逻辑区块地址的第三 映对表。 较佳地，前述的储存装置，其中所述的第一快闪存储器是单级单元式快闪存储器， 该第二快闪存储器与第三快闪存储器分别是储存容量相异的多级单元式快闪存储器。 较佳地，前述的储存装置，其中所述的处理模块的控制器在执行写入数据的指令 动作时，利用一平均写入演算法，依据该第一或第二快闪存储器的每一数据区块的数据被 擦除次数找出一空白区块进行平均写入。 本专利技术的目的及解决其技术问题还采用以下技术方案来实现。依据本专利技术提出的 一种数据管理方法，其包含以下步骤(A)接收一包含逻辑区块地址的写入指令；(B)解读 该逻辑区块地址，得知该逻辑区块地址对应于一 目的快闪存储器，该目的快闪存储器是多 数种类的快闪存储器其中之一 ；(C)在该目的快闪存储器的对应专属的映对表中查询实体 区块地址；以及(D)将数据写入该目的快闪存储器的对应步骤(C)所查出的实体区块地址 的数据区块中。 本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。较佳地，前述的数据管理方法，其中所述的步骤(A)前还包含一步骤(A0):分别扫描各个种类的快闪存储器的实体区块地址及逻辑区块地址，并填入各个种类的快闪存储器的对应专属的映对表中。 较佳地，前述的数据管理方法，其中所述的步骤(AO)更分别读取该些快闪存储器5的每个数据区块的数据被擦除次数，且该步骤(D)是以一平均写入演算法，参考该目的快 闪存储器的每个数据区块的数据被擦除次数，找出空白区块后进行写入。 本专利技术的目的及解决其技术问题另外再采用以下技术方案来实现。依据本专利技术提 出的一种数据管理方法，其包含以下步骤(a)接收一包含逻辑区块地址的读取指令；(b) 解读该逻辑区块地址，得知该逻辑区块地址对应于一 目的快闪存储器，该目的快闪存储器 是多数种类的快闪存储器其中之一 ；(c)在该目的快闪存储器的对应专属的映对表中查询 实体区块地址；以及(d)在该目的快闪存储器的对应步骤(c)所查出的实体区块地址的数 据区块中读取数据。 本专利技术与现有技术相比具有明显的优点和有益效果。由以上技术方案可知，本发 明的主要
技术实现思路
如下 为达到上述目的，本专利技术提供了一种储存装置，例如一装设于笔记型电脑、移动电 话或作为随身盘的固态硬盘，其具有至少二个种类的快闪存储器，例如SLC及各种储存容 量的MLC，以下以二种特性(例如单一晶体管储存容量)相异的快闪存储器分别为第一快闪 存储器与第二快闪存储器进本文档来自技高网...
【技术保护点】
一种储存装置，包括一快闪存储器模块及一处理模块，该处理模块具有一控制器；其特征在于：该快闪存储器模块包括一第一快闪存储器及一与该第一快闪存储器性能相异的第二快闪存储器，且该处理模块还具有一第一映对表与一第二映对表；该第一快闪存储器，包括ｍ＋１个数据区块，每个数据区块对应一实体区块地址并纪录一对应的逻辑区块地址，该第一快闪存储器的实体区块地址为Ｐ↓［０］－Ｐ↓［ｍ］，逻辑区块地址为Ｌ↓［０］－Ｌ↓［ｍ］；该第二快闪存储器，包括ｎ个数据区块，该第二快闪存储器的实体区块地址为Ｐ↓［ｍ＋１］－Ｐ↓［ｍ＋ｎ］，逻辑区块地址为Ｌ↓［ｍ＋１］－Ｌ↓［ｍ＋ｎ］；该第一映对表纪录有对应该第一快闪存储器的实体区块地址Ｐ↓［０］－Ｐ↓［ｍ］及逻辑区块地址Ｌ↓［０］－Ｌ↓［ｍ］，该第二映对表则纪录有该第二快闪存储器的实体区块地址Ｐ↓［ｍ＋１］－Ｐ↓［ｍ＋ｎ］及逻辑区块地址Ｌ↓［ｍ＋１］－Ｌ↓［ｍ＋ｎ］；当该处理模块接收一指令，该指令包含一逻辑区块地址，该控制器解读得该逻辑区块地址对应至该第一或第二快闪存储器，并依据该逻辑区块地址所在的映对表寻找对应的实体区块地址，在该实体区块地址所对应的数据区块执行指令动作。
【技术特征摘要】
【专利技术属性】
技术研发人员：程威得，龚荣华，
申请(专利权)人：宇瞻科技股份有限公司，
类型：发明
国别省市：71[中国|台湾]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。