本申请涉及一种双时钟边沿比较的低功耗动态比较器，包括：将动态比较器的预放大级设计为同时包含NMOS、PMOS输入对的结构，其中PMOS输入对对比较器输入信号进行比较时，NMOS输入对辅助比较，并利用节点DA、DB最终充电至VDD的特点，为下一次NMOS输入对工作进行复位，同理NMOS输入对进行比较时，PMOS输入对辅助比较，节点DA、DB最终放电至VSS，为下一次PMOS输入对工作进行复位；NMOS与PMOS交替主导比较过程，实现了比较器在时钟CLK的上升沿、下降沿均进行比较；此外，又额外引入一组受时钟控制的尺寸较小的NMOS、PMOS输入对；本申请能够大幅降低比较器的功耗，大大提高比较器的速度，降低时钟负载，并显著拓宽了比较器的共模电压输入范围。
【技术实现步骤摘要】
本专利技术涉及模拟集成电路，特别涉及一种双时钟边沿比较的低功耗动态比较器及控制方法。
技术介绍
1、近年来，随着物联网、可穿戴设备和生物医疗等技术的发展，大量需要长时间连续工作的设备被设计出来，低功耗成为了比较器的一个关键技术要求。此外，在一些异步时序控制的高速电路，如异步时钟逐次逼近型模数转换器中，降低比较器所需时钟的速度要求有利于提高整个电路的工作速度，降低对时钟的负载。
2、传统结构动态比较器的工作过程分为复位、比较两个阶段。其中复位阶段由时钟clk的上升沿触发，比较器的预放大级两个输出节点da、db的寄生电容均被充电至vdd。比较阶段由时钟clk的下降沿触发，比较器预放大级的da、db节点寄生电容分别受输入信号vip、vi n的控制以不同的速度由nmos输入对放电至vss，比较器的锁存级根据da、db放电速至判决电平的先后关系，得到差分、稳定的比较结果。
3、传统结构动态比较器存在三个问题：其一是传统比较器的输入共模范围有限，如nmos输入对的预放大级在输入信号共模电压较低时，工作速度严重下降甚至无法得到正确的比较结果；其二是传统比较器的预放大级的两个输出节点da、db的寄生电容在复位阶段由vss被充电至vdd，在随后的比较阶段又被放电至vss，共消耗c*vdd2的功耗而只得到一次比较结果，这导致传统比较器每次比较所需的功耗较大；其三是传统比较器的复位、比较过程分别由时钟clk的上升沿、下降沿控制，因此每次比较需要一个完整的时钟周期，因此传统比较器对需要一个较快的控制时钟，对时钟负载较大。
4、综上所述，适应现有技术中传统结构动态比较器nmos输入对的预放大级在输入信号共模电压较低时，工作速度严重下降甚至无法得到正确的比较结果、传统比较器每次比较所需的功耗较大，以及传统比较器对需要一个较快的控制时钟，对时钟负载较大等问题，本申请出于解决该问题的考虑作出相应的探索。
技术实现思路
1、本申请的目的在于解决上述问题而提供一种双时钟边沿比较的低功耗动态比较器及控制方法、电子设备、计算机设备、计算机可读存储介质。
2、为满足本申请的各个目的，本申请采用如下技术方案：
3、适应本申请的目的之一而提出的一种双时钟边沿比较的低功耗动态比较器，包括预放大级、p输入锁存级和n输入锁存级；
4、所述预放大级包括nmos晶体管m0、m1、m2、m3、m4以及pmos晶体管m5、m6、m7、m8、m9，其中，nmos输入对nmos晶体管m1、m2的栅极分别连接输入信号vip、vi n，漏极分别连接预放大级输出节点da、db，源极连接节点vq；nmos晶体管m3、m4的栅极连接时钟信号clk，漏极分别连接节点da、db，源极连接节点vq；nmos晶体管m0的源极接地vss，栅极连接时钟信号clk，漏极连接节点vq，pmos输入对pmos晶体管m5、m6的栅极分别连接输入信号vi n、vip，漏极分别连接预放大级输出节点da、db，源极连接节点vq；pmos晶体管m7、m8的栅极接时钟信号clk，漏极分别连接节点da、db，源极连接节点vq；pmos晶体管m9的源极接电源vdd，栅极连接时钟信号clk，漏极连接节点vq；
5、所述p输入锁存级包括pmos晶体管m10、m11、m12、m13以及nmos晶体管m14、m15、m16、m17，其中，pmos输入对pmos晶体管m10、m11的栅极分别连接预放大级输出节点da、db，漏极分别连接锁存级输出节点plp、pln，源极分别连接pmos晶体管m12、m13的漏极；pmos晶体管m12、m13的源极接电源vdd，栅极分别连接节点pln、plp；nmos晶体管m14、m15的源极接地vss，栅极分别连接节点pln、plp，漏极分别连接节点plp、pln；nmos晶体管m16、m17的源极接地vss，栅极接时钟信号clkb，漏极分别连接节点plp、pln；
6、所述n输入锁存级包括nmos晶体管m18、m19、m20、m21，pmos晶体管m22、m23、m24、m25；其中，nmos输入对nmos晶体管m18、m19的栅极分别连接预放大级输出节点db、da，漏极分别连接锁存级输出节点nlp、nln，源极分别连接m20、m21的漏极；nmos晶体管m20、m21的源极接地vss，栅极分别连接节点nln、nlp；pmos晶体管m22、m23的源极接电源vdd，栅极分别连接节点nln、nlp，漏极分别连接节点nlp、nln；pmos晶体管m24、m25的源极接电源vdd，栅极接时钟信号clkb，漏极分别连接节点nlp、nln，nlp的反相信号、nln的反相信号分别与plp、pln经过或门，得到整个比较器输出outp、outn。
7、适应本申请的另一目的而提出的一种双时钟边沿比较的低功耗动态比较器控制方法，应用于如权利要求1所述的双时钟边沿比较的低功耗动态比较器，包括：
8、n输入比较阶段从时钟信号clk的上升沿开始，此阶段预放大级中由nmos输入对主导比较过程，pmos输入对辅助比较，clk为高电平，使得所述预放大级中的pmos晶体管m9、m7、m8关断，nmos晶体管m0导通，nmos输入对nmos晶体管m1、m2分别受输入信号vip、vi n控制，以不同的速度使预放大级输出节点da、db处寄生电容从vdd放电经过latch判决电平，最终放电至vss；
9、pmos输入对m5、m6分别受输入信号vi n、vip控制，辅助nmos输入对的放电过程；小尺寸nmos晶体管m3、m4受clk控制导通，确保节点da、db最终放电至vss；
10、在此阶段，clkb为低电平，使得n输入锁存级中pmos晶体管m24、m25导通，输出端nlp、nln被复位至数字码“1 1”；在此阶段，clkb为低电平，使得p输入锁存级中nmos晶体管m16、m17关闭，pmos输入对pmos晶体管m10、m11检测da、db两个节点经过阈值电压的先后，控制pmos晶体管m12、m13和nmos晶体管m14、m15组成的正反馈交叉耦合对，最终使得p输入锁存级输出端plp、pln输出数字码“1 0”或“0 1”。
11、可选的，根据上述的一种双时钟边沿比较的低功耗动态比较器控制方法，还包括：
12、p输入比较阶段从时钟信号clk的下降沿开始，此阶段预放大级中由pmos输入对主导比较过程，nmos输入对辅助比较，clk为低电平，使得预放大级中nmos晶体管m0、m3、m4关断，pmos晶体管m9导通，pmos输入对m5、m6分别受输入信号vi n、vip控制，以不同的速度使预放大级输出节点da、db处寄生电容从vss充电经过latch判决电平，最终充电至vdd；
13、nmos输入对nmos晶体管m1、m2分别受输入信号vip、vi n控制，辅助pmos输入对的放电过程；小尺寸pmos晶体管m7、m8受clk控制导通，确保节点da、db最终充电至vd本文档来自技高网
...
【技术保护点】
1.一种双时钟边沿比较的低功耗动态比较器，其特征在于，包括预放大级、P输入锁存级和N输入锁存级；
2.一种双时钟边沿比较的低功耗动态比较器控制方法，应用于如权利要求1所述的双时钟边沿比较的低功耗动态比较器，其特征在于，包括：
3.根据权利要求2所述的一种双时钟边沿比较的低功耗动态比较器控制方法，其特征在于，还包括：
4.一种电子设备，其特征在于，应用如权利要求1所述的一种双时钟边沿比较的低功耗动态比较器。
5.一种计算机设备，其特征在于，包括存储器和处理器，所述存储器存储有依据权利要求2至3中任意一项所述的方法所实现的计算机程序，所述处理器执行所述计算机程序时实现任一项所述的一种双时钟边沿比较的低功耗动态比较器控制方法。
6.一种计算机可读存储介质，其特征在于，其以计算机可读指令的形式存储有依据权利要求2至3中任意一项所述的方法所实现的计算机程序，该计算机程序被计算机调用运行时，执行相应的方法所包括的步骤。
【技术特征摘要】
1.一种双时钟边沿比较的低功耗动态比较器，其特征在于，包括预放大级、p输入锁存级和n输入锁存级；
2.一种双时钟边沿比较的低功耗动态比较器控制方法，应用于如权利要求1所述的双时钟边沿比较的低功耗动态比较器，其特征在于，包括：
3.根据权利要求2所述的一种双时钟边沿比较的低功耗动态比较器控制方法，其特征在于，还包括：
4.一种电子设备，其特征在于，应用如权利要求1所述的一种双时钟边沿比较的低功耗动态比较...
【专利技术属性】
技术研发人员：王振宇，郭春炳，简明朝，马添福，郑基炜，李明杰，
申请(专利权)人：广东工业大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。